碳化硅賦能電源設計：CJFET緩沖電路的優勢和布局

摘要：碳化硅（SiC）憑借其優異的材料特性，在服務器、工業電源等關鍵領域掀起技術變革浪潮。本教程聚焦SiC 尤其是SiC JFET系列器件，從碳化硅如何重構電源設計邏輯出發，剖析其在工業與服務器電源場景的應用價值。我們已經介紹了《碳化硅如何革新電源設計、工業與服務器電源》《三種替代Si和SiC MOSFET的方案》《SiC Cascode JFET與SiC Combo JFET深度解析》《利用SiC CJFET替代超結MOSFET》，本文將介紹CJFET通常需要配置緩沖電路的原因。

什么是緩沖電路？

緩沖電路可為采用安森美（onsemi）SiC cascode JFET（CJFET）的功率電路提供開關速度控制和振蕩抑制功能。對于使用其他類型FET（如硅或碳化硅MOSFET、IGBT）的傳統分立式功率器件，通常設有外部柵極電阻R_G（on）和R_G（off）。通過調整這些電阻值，可以對柵漏電容C_GD進行充放電，從而有效調節FET的電壓變化率（ΔV_DS/Δt）和電流變化率（I_DS/Δt），并在FET關斷時限制電壓過沖。

而如CJFET采用的共源共柵結構（cascode為“cascade”與“cathode”的合并構詞，由R.W.Hickman和F.V.Hunt于1939年首次提出，用于描述三極管串聯構成穩壓器的結構）由兩個部件串聯構成。對于CJFET來說，其C_GD由兩個串聯電容組成：其一是Si LVMOS的C_GD，另一是SiC JFET的C_DS。由于JFET的C_DS幾乎為零，整個共源共柵結構的等效C_GD也趨近于零。因此，試圖像傳統FET那樣通過調控C_GD來調節開關速度的方法，在CJFET中幾乎無效。

控制CJFET開關速度、電壓過沖及振蕩的最佳方式，是在器件漏極和源極之間跨接一個C（電容）型或RC（電阻-電容）型緩沖電路，具體選擇取決于拓撲結構。在半橋配置中，采用RC緩沖電路可帶來以下優勢：

• 顯著降低關斷開關損耗
• 可將柵極關斷電阻R_G（off）減至最小，從而進一步減少關斷開關損耗
• 在零電壓開關（ZVS）等軟開關應用中，RC緩沖電路有助于生成更平滑的輸出波形，且無額外開通損耗，這是因為原本會損耗的能量得以被循環利用。

為何增加電容型（C）緩沖電路可降低開關損耗

下方的電路圖展示了帶感性負載的半橋電源電路結構。右下角展現了該電路的關斷波形圖，其中藍色曲線代表續流器件的位移電流I_disp，紅色曲線代表被測器件（DUT）的總電流ID，它包含了緩沖電容C_s電流和器件自身輸出電容C_oss的電流。

初始階段，器件的導電溝道處于導通狀態。一個去耦電容C_d鉗位母線電壓，使其保持恒定。在關斷瞬間，當低壓側的被測器件電壓變化率為dv/dt時，高壓側器件上將產生反向的dv/dt。此時，高壓側的位移電流I_disp會導致總電流I_D下降，如圖中所示。該位移電流的大小可通過以下公式估算：

在該半橋電路中加入緩沖電容后，將降低dv/dt階段的總關斷電流。圖中橙色的I_D與V_DS曲線僅表征器件電流（未計入位移電流），其下降速度明顯更快。原因較為復雜：在器件關斷瞬間，其溝道阻抗迅速增大；與此同時，緩沖電容C_s提供了一條額外的電流通路。該通路的阻抗并不會像器件溝道那樣快速上升，因此，隨著溝道阻抗的急劇增加，電流會被“推入”緩沖電容路徑中。正因如此，流經器件本身的關斷電流顯著減小，從而大幅降低總的關斷開關損耗。

C型與RC緩沖電路的推薦布局

下方電路圖展示了兩種可能的緩沖電路配置方案。對于母線緩沖電路，其利用了去耦電容C_d，該電容應盡可能在物理上靠近半橋開關器件。這樣可最大限度地減小高速開關回路中的寄生電感。

所有硬開關轉換級（例如圖騰柱PFC的第一級）均需使用RC緩沖電路。對于LLC拓撲，建議在初級側使用C型緩沖電路。在同步整流應用中，同樣推薦使用C型緩沖電路，尤其適用于圖騰柱PFC的慢速臂或傳統高壓直流LLC的次級側。對于移相全橋拓撲，由于可能承受比傳統LLC更高的關斷電流，RC緩沖電路更為適宜。

采用RC緩沖電路時，建議將電阻值設為最小，以保持較低開關損耗并保持高效率。同時，需確保該電阻連接到足夠寬的PCB銅布線，以便將其作為散熱路徑——細窄的走線無法有效散發電阻產生的熱量。

碳化硅賦能浪潮

如您所見，當軟開關電源設計從傳統硅MOSFET轉向碳化硅JFET時，這一轉變在整個生態系統中引發了效率與可靠性的顯著提升。

以現代數據中心為例。在電源設計中采用安森美EliteSiC CJFET可大幅降低散熱需求并提高開關速度。電源供應單元（PSU）工程師得以采用更具成本效益和高能效的拓撲結構，如支持全零電壓開關（ZVS）的圖騰柱PFC（TPPFC）。這一改進為服務器機柜節省了寶貴空間——既優化了氣流通道，又使單機柜可容納更多電源模塊。電能利用效率（PUE）被推向更接近理想值1.0，從而實現整體用電效率的提升，這對于生成式人工智能等需要更強算力和更高功耗的應用場景尤為重要。

隨著機柜電能質量的改善，配電裝置得以簡化，占地空間和能耗同步降低。更優的空間利用率讓數據中心運營商能夠深度優化現有場地布局，而非急于擴建新設施。這為運營商節省了數百萬乃至數千萬美元的成本。所有這些效益，均源于晶體管使用了碳化硅，減少了電阻和電容的功率損耗與熱量散發。

這就是賦能浪潮。當您從一開始就選用更優的材料、更精湛的工藝、更穩健的供應鏈和更強的性能來改進電源管理流程時，一切便水到渠成。這正是安森美為工業電源行業帶來的變革力量。