答題 | 一種可以減小串擾的過孔

關于減小串擾的方法，網友“Trunktren”總結的很精辟：要么GND（隔離），要么拉間距。具體到BGA區域，在管腳分配階段，需要關注不同高速信號管腳的間距，及周圍的GND管腳分布。PCB設計階段，除了本文提到的TX/RX分層加背鉆的方法，優化扇出方式、增加回流GND孔、優化反焊盤、通過偏線（或偏孔）增加水平間距等都是常用的手段。

另外，有網友提到了背鉆孔與相鄰走線最小間距的加工要求，確實是一個需要關注的地方，最好能與板廠提前確認，保證設計的可加工性。

好的bga高速信號周圍都會有gnd   pin，方便就近打地孔，減少串擾。如果沒有gnd   pin在附近，那就只能增加高速信號孔與空間的間距(過孔不一定都必須打在bga的pin陣列的中間區域，可以適當優化)  

bga區域內，條件允許的情況下，加大差分信號孔與孔間距，調整差分信號孔分布(差分孔和差分孔不平行)，去除無功能焊盤，多出的空間包地 

調整過孔扇出方式，增大關鍵信號之間的間距。增加地過孔。避免跨分割。減小平行耦合走線的長度。 

BGA信號層正下層優先GND，禁止相鄰層同走信號線；電源層與信號層中間夾地，利用地平面屏蔽串擾。差分簇集中一塊區域，時鐘/高速數據線和低速控制線物理分區隔開，間距拉大，低速與高速引腳中間預留GND引腳做隔離墻。BGA出線后，相鄰信號線避免同向平行。地平面開孔網格化，零散開孔改成規整陣列，減少參考地缺口。

1.相鄰差分線正交打孔
2.tx，rx分層走線
3.背鉆
4.設計盲孔
5.平行走線拉間距。
6.增加回流地孔。
串擾串擾，都是距離和空間，要么gnd，要么拉間距。反正從這倆地方入手修改唄。  

@ Trunktren

不考慮成本的話還可以優化疊層結構，多加兩層；優化扇出方式，使用VIP方式； 

@ Ku

像上述情況，不是那么高速的話，多數人會選擇背鉆，因為便宜點。可以算neck線寬稍微離遠點。降低串繞的方式也挺多的，遠離干擾源，包地打地孔，選擇夾地層 

@ 維柯

雖然沒真正使用過，但是一直知道這個方法，很久之前一次面試就和騎單位面試官說過這種方法（盲孔設計），還被說了一通，說這高速通信板，怎么可能給你用幾個盲孔設計的，他問減小過孔影響的最好設計方式。后面還是老老實實回答盡量在最BGA布局最下方的內部走線層走線，實在要在中間或者上面走線層，需要加背鉆改善……其他方式，工藝范圍內選用小一些過孔，加大反焊盤……    

@ Jamie

從疊層和地平面回流路徑開始打好基礎，用大量合理的地伴隨過孔壓縮回流環面積，出線后立刻拉開間距，并為最關鍵的信號建立屏蔽保護，再以仿真確認效果——這是一套行之有效的BGA串擾抑制流程。 

@ 錢盛浩

減小BGA區域串擾的方法有：通過GND回流孔隔離，TXRX分區隔離，TXRX走不同信號層，垂直方面上隔離，不同功能走線之間通過GND隔斷，相鄰差分對走線正交 

@ Alan

還可以優化扇孔方向，增加地過孔來減小串擾。 

@ 絕對零度

在bga扇出的時候兩個差分線可以考慮正交。如果是平行就拉大兩對的間距，回流過孔，屏蔽過孔在有空間的情況下加密。背鉆和優化antipad也可以。 

@ 莫克

在公眾號首頁輸入關鍵詞：2026積分

來看看你有多少積分了~

掃碼關注