答題 | 上下層高速線參考同一個地平面，串擾應該很大吧？

感謝各位網友的精彩回答，以下是高速先生的觀點：

1，關于這篇文章的內容應該說得算清楚了哈，那就是相鄰層參考同一個地平面理論上沒串擾，不完整平面慢慢會有一定的串擾，分析的方法通過電磁的交集就能很好的判斷；

2，其實磁場的分析方法不僅用于走線與走線，走線與過孔，過孔與過孔都能夠進行很好的分析，之前Chris也寫過一篇用電磁場的方法分析高速信號性能的文章，有空大家可以去翻翻；

3，其他就不說啥了，高速先生后面會根據大家留言的一些困惑和問題，看看后面通過新的高速先生文章來展開或者深入的再反饋給大家哈，請大家持續關注！

ddr4的設計里，xilinx要求ddr4顆粒的數據信號過孔之間用地孔隔離，或者加大間距，減少過孔和過孔之間的串擾。但是ddr4顆粒是bga，引腳太多太米了，不好處理。我想知道，真的有這個必要嗎？(ps：xilinx的bga芯片處的過孔間距，無法優化) 

任何方案都具有兩面性！看如何取舍！ 

銅的趨膚深度可以忽略不計 

縱坐標從0Hz開始不應該是空白，就算地平面完整，低頻應該會有電磁場穿過去。你應該沒勾選導體內部求解。
當然高頻是穿不過去，完全趨膚，是完全沒串擾的。 

過孔換層。不管是Intel還是AMD的資料中都提到LPD5的走線換層在深度上一定要淺。能不能分析看看這個深淺的串擾差異到底能有多大？  

@ Trunktren

所以這種情況千萬要注意別讓板廠把過孔的反焊盤挖大了 

@ QQ

假若未來pcb過孔工藝能做到大孔套小孔，地孔套信號孔，是不是就就解決了 

@ 崇午(Albert)

差分線之間大部分都包地了，但是少數地方由于空間限制，過孔將差分線和地隔開了一點。不太確定影響有多大。如果這個過孔分別是電源過孔，信號過孔，影響分別有多大呢？  

@ 涌

這個問題，早在你們之前的“高速電路設計仿真實戰-信號與電源完整性”書里提到過了。以前我也有同事提到，說是地平面臟，不要公用地平面，我對這個想法半信半疑，直到在你們書上看到答案，所以我對這個問題印象很深。當前還是謹記前提：地平面是完整的！ 

@ Mr.

如果都是rx呢，相鄰層共用gnd參考平面，如果參考地完整也不會有串擾。跟磁場的回流方向沒有關系吧，因為回流也沒有穿過中間的gnd平面 

@ Ella

我總會感覺上半層在gnd上感應出的電荷會影響下半層，原來竟然不會！ 

@ 運中人雄霸天下

耦合很多時候是因為victim比gnd更近，aggressor把它當return   path了 

@ OldWei

我不太理解電磁波是怎么穿過非GND過孔孔芯的，正常通孔孔芯只有0.2mm，那么可以通過該孔芯的電磁波頻率理論上已經到THz級別了，顯然這個信號速率對應的頻率不會這么高，那信號的電磁波是怎么通過過孔輻射過去的呢？有沒有大佬幫忙解答一下 

@ 小滿勝萬全

DDR等并行信號，其中一根高速信號變化都會影響到周圍其它信號線，特別是信號過孔間距太近的話，那么信號過孔與信號過孔的間距，信號過孔和GND回流孔的間距有何要求呢，數量呢？ 

@ Alan

對于消費類產品，布線打孔比較密集，有時候很難做到完整地平面隔離，這個時候串擾只能靠仿真了嗎？有辦法估算嗎？ 

@ 錢盛浩

這也是趨膚效應，耦合出的信號只會沿著銅箔的表面傳播，過孔避讓為銅箔建立起了z軸的表面路徑。

@ 葉子

比如說伴地孔的pitch   1/4和1/20波長除了對高頻的損耗有優化對串擾能提高多少？樹脂塞孔加電鍍填平對比綠油塞孔和不塞孔的串擾對比都可以作為素材搞一下 

@ 莫克

在公眾號首頁輸入關鍵詞：2026積分

來看看你有多少積分了~

掃碼關注