- 關于AI 數據中心供電架構 / 48V-to-1V / 近芯 VRM / TLVR的全景解析
-「SysPro電力電子技術」知識星球節選，非授權不得轉載
- 文字原創，素材來源：APEC2026, Infineon, SysPro, ECP
- 本篇為節選，完整內容在知識星球發布，歡迎學習、交流
導語：
關于 AI 數據中心電源架構，我們之前更多會從 12V 到 48V、從機架 PSU 到 BBU（備用電池單元）、從 AC/DC 效率到熱管理這些角度去看。今天這篇文章，我想把視角繼續往芯片旁邊推一步，聚焦一個更尖銳的問題：當 AI 處理器核心電壓只有 1V 左右、負載電流沖到千安級以后，傳統板級 VRM（電壓調節模塊） 還能不能繼續靠堆相數、堆電容和提高開關頻率撐下去？
隨著AI 服務器供電需求爆發式增長，有一個變化非常明顯：過去大家關心的是“怎么把電高效送進機柜”，現在越來越多問題變成“怎么把電穩定送進芯片”。前者，主要看母線電壓、線纜損耗、整流效率和備電方案；后者，則要同時面對低電壓、大電流、微秒級負載階躍、封裝寄生、電容擺放和熱密度。也就是說，供電問題已經不再停留在電源模塊內部，而是開始和芯片封裝、板級布局、控制算法、磁件形態一起耦合。
這也是 48V-to-1V / 2000A 這個方向我們想深度展開的原因。它表面上是一個電壓轉換規格，實際上代表了一整條供電鏈路的重排：機架側要從 12V、48V 繼續走向更高母線，板級要用 IBC（中間母線變換器） 做中間母線優化，芯片旁邊要用 PoL（負載點電源）、TLVR（跨電感電壓調節器） 和新型 VRM 處理最后幾厘米的低壓大電流。任何一段單獨看都不夠，只有把它們連起來，才能判斷下一代 AI 電源到底會往哪里走。
圖片來源：SysPro | 48V 輸入、IBC 中間母線、TLVR/COT 與垂直供電組成的下一代 AI 供電網絡全景
這篇文章我會沿著“機架母線升級 → 48V 到 1V 的路線分歧 → 單級方案邊界 → HSC（混合開關電容變換器） 中間母線 → TLVR 近芯供電 → COT（恒定導通時間控制） 控制 → 新型 VRM 分支”的鏈路，把這個問題盡量講清楚。這個過程中我們會關注每一種方案到底解決了什么矛盾，又把什么新問題帶進系統。
圖片來源：SysPro
這篇我們重點會回答幾個問題：
1.1 算力增長為什么會先表現為供電危機
1.2 12V、48V、800V分別解決哪一段問題
1.3 機架側升級之后，芯片側矛盾反而更突出
2.1 單級 48V PoL 的吸引力與硬邊界
2.2 兩級 IBA 為什么仍然是主流底座
2.3 低中間母線不是免費午餐
3.1 Sigma converter：效率漂亮，但控制帶寬會被拉住；3.2 LEGO-PoL 與 SC-Buck：模塊化和磁集成解決一半問題；3.3 CDR 與 CNR：電流能力上去以后，結構復雜度也會上去
4.1 LLC 適合高效率，但低中間母線會放大變比壓力；4.2 開關電容解決高降壓比，但硬充電損耗不能忽略；4.3 HSC 把開關電容和磁件放在一起
5.1 MTA 是 HSC 磁集成的關鍵部件
5.2 軟開關不是口號，而是能量條件
5.3 匝比決定電流分布，也決定損耗落點
6.1 多相 Buck 容易擴展，但瞬態響應被電感卡住
6.2 耦合 Buck 改善瞬態，但可擴展性和磁件復雜度上升
6.3 垂直供電是為了縮短最后的大電流路徑
7.1 TLVR 為什么比直接耦合電感更適合大相數
7.2 等效電感模型解釋了 TLVR 為什么能快
7.3 TLVR 的代價在二次側環路損耗和磁件實現
8.1 為什么 COT 適合快負載階躍
8.2 24 相 TLVR 為什么能把帶寬拉到 MHz 級
8.3 2000A/us 階躍下，電壓偏差才是真正考題
9.1 自適應耦合讓穩態和瞬態進一步分離
9.2 SC-TLVR 把高降壓比和快瞬態放到一起
9.3 CDR-TLVR、AVR 和 ZB-TLVR 指向不同落地場景
10.1 機架側、板級和近芯側要分層解決
10.2 新 VRM 的勝負手是帶寬、路徑和熱
注：01~02公眾號公開發表，03~10章節知識星球中查閱
開始先澄清一個基本概念。
AI 數據中心供電的關鍵，并不是 VRM 能做到多少安培？而是在于：電流到底是從哪里開始失控的？這是因為 AI 芯片功耗上升以后，問題不會只停留在芯片腳邊，它會一路向上推到服務器板、機架母線、備用電源、配電保護和散熱結構。
圖片來源：NVIDIA
這里面最關鍵的一點，是把機架側12V、48V、800V/±400V 遷移，和芯片側 48V-to-1V、千安級瞬態電流放在同一條鏈路上看。只看前半段，會覺得提高母線電壓就夠了；只看后半段，又容易把 TLVR 或 SC-TLVR 當成孤立拓撲。真正的答案在兩者之間：高壓母線解決長路徑輸電，近芯 VRM 解決最后幾厘米的低壓大電流。
下面，我們從三個維度來具體講講這背后的邏輯。
首先談下需求。要明確的是：AI 訓練算力的增長節奏遠快于傳統服務器負載。
芯片 TDP 上升、單機柜功率密度上升、訓練和推理負載呈現強脈沖變化，最終都會落到兩個硬指標上：低壓側電流越來越大，負載瞬態越來越快。
當單顆 AI 芯片進入千瓦級以后，0.8V 到 1V 附近的核心電壓意味著電流天然進入千安級。這里最麻煩的不是平均功率，而是負載階躍。訓練任務、推理任務、顯存訪問和矩陣計算切換時，電流可以在微秒級突然爬升：
供電系統如果響應慢，核心電壓就會下陷；
如果補償過猛，又會產生過沖和額外損耗。
圖片來源：SysPro | 1V / 2000A 負載階躍把傳統 VRM 推向響應帶寬與輸出電容邊界
SysPro備注：AI 供電的難點不是“把電壓降下來”這么簡單，而是要在低電壓、超大電流、極快瞬態和有限板級空間之間同時成立。
所以這一節我想表達的核心點在于：AI 電源不是傳統服務器電源的線性放大，而是低壓側電流、封裝距離、瞬態帶寬和熱密度同時越界后的系統重構。
第二點，我們聚焦機架側。
12V 架構，優點是簡單成熟，但電流太大。機柜功率只有幾千瓦時，12V 還能靠銅排和多相 VRM 撐住；當功率進入幾十千瓦，母線電流和線纜損耗就會迅速變得不可接受。
48V 架構，把同等功率下的母線電流降到 12V 的四分之一，這是它能夠進入 AI 服務器的根本原因。它減少了機架內部的導通損耗，也讓分布式直流 UPS 成為可能。但 48V 不是終點，因為當單機柜繼續走向 150kW、250kW 甚至更高時，48V 長路徑仍然會遇到銅耗、連接器、保護和熱管理邊界。
而800V 或 ±400V 的意義，是把高功率機架從低壓大電流輸電中解放出來。
它更像機架級和數據中心級的輸電架構升級，而不是芯片旁邊的 VRM 方案。高壓母線可以減少銅用量、提升機架功率密度，并讓集中式大功率 AC/DC、BBU 和超級電容架構更容易協同。
所以，這里我們要先分清層級：12V 解決成熟性，48V 解決服務器內部效率，800V/±400V 解決機架級輸電，但芯片核心仍然需要 1V 左右的大電流供電。電壓可以在遠端抬高，到了核心旁邊，問題還是會回到 48V 到 1V 附近這條轉換鏈路。
圖片來源：SysPro
從 12V 到 48V，再到 800V/±400V，本質上是把長路徑上的電流降下來。但越接近芯片核心，電壓越低，電流越大，轉換級越難靠簡單提高電壓來解決。
機架側可以把電壓抬高，但核心電壓不能隨便抬高；高壓輸電可以減少銅損，但核心旁邊仍然要面對 0.8V 到 1V、上千安培、微秒級階躍。這就是為什么近芯供電會成為獨立問題：它不是高壓母線的附屬品，而是 AI 處理器能否穩定釋放算力的最后一段瓶頸。
如果用一句話概括第一章：高壓母線，解決的是“怎么把電送到服務器附近”，近芯 VRM，解決的是“怎么把電以低壓、大電流、快響應送進芯片”。這兩個問題必須連起來看。
講完機架電壓，下一步就要看 48V 到核心電壓的轉換。
這個問題表面上是 48V 降到 1V，實際上包含三個互相打架的目標：效率要高，功率密度要高，動態響應還要快。
如果直接用一個更強的 Buck 去做 48V-to-1V，電壓轉換比太大，占空比太小，開關應力、驅動損耗、瞬態控制和磁件設計都會被放大。于是行業出現兩條路線：
一條是單級 48V PoL，試圖省掉中間級；
另一條是 IBC + PoL，兩級分工，各自做擅長的事情。
我們先看單級。
單級方案最吸引人的地方很直觀：少一級，少一組功率器件，少一組中間電容，理論上功率密度和系統簡潔性都會更好。Sigma converter、LEGO-PoL、SC-Buck、Current Doubler Rectifier 和 Current Ninefold Rectifier 都是在往這個方向探索。
圖片來源：SysPro | 單級 48V PoL 與兩級 IBA 的物理博弈：少一級并不等于系統級免費勝利
但單級方案要同時完成大降壓比和快速動態響應，這兩個目標天然沖突：
大降壓比，通常需要開關電容、變壓器或復雜整流結構來分攤電壓；
快速動態響應，又希望輸出級像多相 Buck 一樣直接、低電感、好控制。
一個拓撲如果同時承擔兩個任務，就很容易在控制帶寬、磁件復雜度、器件應力或擴展性上付出代價。
SysPro備注：單級方案不是不值得看，它真正適合回答的是“能不能把級數壓縮”；但 AI 近芯供電還要回答“能不能在 1000A 級瞬態下穩住核心電壓”。
所以我會把單級 48V PoL 先放在“值得持續跟蹤，但不能只看級數減少”的位置上。
它確實提供了很強的架構想象力，但只要負載電流和瞬態帶寬繼續上升，單級結構就必須證明自己既能高效降壓，又能像末級 VRM 一樣快。
兩級 IBA 的邏輯更務實：
前級 IBC， 負責把 48V 變成較低中間母線，優先追求高效率和高功率密度；
后級 PoL ，負責最后的 1V 附近調節，優先追求快速動態響應和精確電壓控制。
這個分工看起來多一級，但工程上非常自然。IBC 可以用 LLC、開關電容或 HSC 這類更適合固定比例或準固定比例轉換的結構；PoL 則保留多相 Buck、耦合 Buck、TLVR 等擅長負載瞬態的能力。
真正要警惕的是中間母線怎么選？基本邏輯可參考：
中間母線高，PoL 的電壓轉換壓力大；
中間母線低，PoL 更容易高頻高帶寬，但 IBC 到 PoL 之間的 PDN（電源分配網絡） 損耗會增加。
之前有人問道"兩級架構是否是個保守的技術路線？"。個人理解并不是，其真正的價值，是把“高效率大降壓”和“近芯快速調節”分給不同級去做。AI 供電越往高電流走，這種分工越有價值。
第二章最后我們聊下低中壓母線，這同樣是個需求很強、誘惑很大的技術路線與課題。
比如從 12V 降到 6V、3.4V 或更低，PoL 的占空比會變大，開關器件壓力下降，瞬態響應也更容易做快。對于 0.8V 到 1V 輸出，這一點尤其重要。
問題在于，中間母線越低，級間電流越大。只要 IBC 和 PoL 之間還有一段平面互連、封裝互連或板級走線，PDN 電阻就會把低電壓優勢吃掉。
用 1000W GPU 和 300微歐級路徑電阻做估算，會看到一個很直觀的現象：中間母線從 12V 降到 1.8V，路徑損耗會從可接受變成系統性問題。
這就是為什么近芯供電、垂直供電、封裝級供電會出現？
我們對于這些路線也做了很多系統性的調研和文章發布，其實并不是因為他是熱點，更重要的原因是搞明白了這背后"事物出現必然性"的底層邏輯，其核心價值也很簡單：讓低中間母線不再經過很長的高電流路徑。
講到這里，48V-to-1V 的真正難點就清楚了：不是能不能降壓，而是在哪里分壓、在哪里分流、在哪里完成快速調節？這也是我們后續章節要搞明白的核心問題。
到這里為止，公開節選先把兩個基礎問題講完：AI 算力為什么把供電推成系統架構問題？以及 48V-to-1V 為什么不能只靠一個更強 Buck？
后面的部分，會進入真正決定落地的單級 48V、HSC IBC、TLVR、COT 控制、SC-TLVR 和垂直供電。
完整版導航
以上公開節選先把入口講清楚：高壓母線解決長路徑輸電，近芯 VRM 解決最后幾厘米的低壓大電流。后面的內容會繼續進入單級 48V 方案、HSC 中間母線、TLVR 磁結構、24 相 COT 控制和新型 VRM 分支。
以下完整內容發表在「SysPro電力電子技術」知識星球，我會按“單級 48V → HSC IBC → HSC 工程門檻 → PoL 瓶頸 → TLVR 機理 → COT 控制 → 新型 VRM 分支 → 系統閉環”的順序繼續展開。
繼續拆 Sigma、LEGO-PoL、SC-Buck、CDR 和 CNR，判斷單級方案為什么有吸引力，也為什么難在帶寬、磁件和擴展性。
進入 IBC：LLC、開關電容和 HSC 分別解決什么問題，為什么 HSC 能同時吸收軟開關、高降壓比和磁集成優勢。
拆 HSC 的軟開關能量、MTA 結構、繞組利用率和電流分布，說明它為什么有潛力，也為什么不只是畫個拓撲就能落地。
進入 PoL：多相 Buck、耦合 Buck、低中間母線與垂直供電之間的關系，說明為什么最后一級 VRM 的核心是瞬態電感與帶寬。
拆 TLVR 的磁結構、二次側串聯環路、等效電感模型和相數選擇，說明它為什么適合下一代低壓大電流 PoL。
進入控制：為什么 COT 控制與 TLVR 是強組合，24 相 TLVR 在仿真中如何做到更高帶寬和更小過沖。
繼續看 TLVR 之后的新分支：自適應耦合、SC-TLVR、CDR-TLVR、AVR 和 ZB-TLVR 如何圍繞更高降壓比、更快瞬態和更高電流密度展開。
最后把 800V/±400V、HSC IBC、TLVR PoL、SC-TLVR 和垂直供電收成一條完整工程判斷。
如何進入知識星球查看完整版
如果你關注 AI 服務器電源、48V 架構、800V/±400V HVDC、IBC、PoL、TLVR、近芯供電和封裝級電源，這篇可以作為一次從系統架構到拓撲控制的完整復盤。
