連“殘銅率”都不知道，還想控制±5%的阻抗值？

公眾號 | 高速先生

作者 | 黃剛

隨著我司的板廠制程越來越成熟，工藝能力自然也越來越強。目前在阻抗加工精度這塊，我們可以非常自信的和大家宣傳在非電鍍的內層走線可以實現±5%的精度，著實讓我們的客戶感到滿滿的幸福，在同樣的設計下，在我們板廠加工的板子在阻抗方面的精度更高，也就意味著在我司加工后板子在高速信號性能上裕量更大了！當然控制±5%的阻抗精度是很難的一件事情，因為從頭到尾能影響到阻抗誤差的因素太多了，有設計的，有加工的，還有來料本身的等等，你占1%的誤差，它占1%的誤差，多個1%的誤差加起來輕輕松松就超過5%的誤差了。。。

其實高速先生在之前很多期的文章都寫過不同的加工誤差對阻抗的影響，看文章的閱讀量還是灰常的可以，也說明了大家對這一類文章還是很喜歡的哈！那Chris必須要趁熱打鐵，今兒再來一個，你說是設計的影響因素也行，說是加工的影響因素也行，它的名字叫“殘銅率”。

Chris還是更喜歡把這個因素歸到設計端去，殘銅率是什么意思呢？相信80%以上的PCB工程師肯定是知道的，那就是PCB設計版圖上某一層的有銅區域的占比。例如下面的高速先生做過的一個測試板的信號層和地平面層，明顯能看到信號層本身就那么零零星星的幾根走線，但是地平面層就基本上都是地銅。那我們就可以說，信號層的殘銅率很低，地平面層的殘銅率很高。至于多低和多高，具體的數值就是看銅占的比例了。例如還是下面的這個圖，可能信號層的殘銅率是10%，地平面層就高達90%了。。。

當然，在PCB板廠反饋的疊層也會清晰的給出每一層的殘銅率，它是根據我們客戶投板后的gerber文件去計算的，所以相對就會更準確了。

文章到這，估計很多人還是覺得沒什么技術含量是不？上面說的我都懂啊！到底能不能講點我不知道的？行！Chris哪一次沒有滿足過粉絲們的要求。下面重點說說殘銅率到底是怎么影響到加工后傳輸線的阻抗精度的！

說到這，Chris又必須要先給大家科普另外兩個名詞了，那就是疊層里面的pp和core。其實他們本身是同一個東東，只不過core是已經提前用pp壓合好的兩塊板，也叫芯片，pp就再沒壓合過之前的材料。所以壓合過的core，厚度在多層板加上pp在壓合一次的時候，厚度就基本上不會變化了，下圖是一個內層走線的pp和core的簡單結構示意圖。

下圖是某板材供應商的line-up，給的都是沒壓合之前材料本身的pp和core的分類和對應的厚度信息。

怎么還沒說到殘銅率啊？好捉急啊！大家別激動哈，的確。。。真的還沒那么快說到！因為下面說的是pp和core壓合過程的變化哈。大家看到下面壓合好的內層走線的示意圖綠色的是core，紅色的是pp（這個顏色記住哈，下面Chris就不再標注了哦）。

剛剛說了，core本身是已經壓合過了的雙面板，所以和pp一起再壓的時候厚度是穩定的，基本不會變了。問題就出在這個pp上，大家看到的壓合之后是長上面那樣，那pp壓合之前是啥樣呢？其實是下面的樣子。

相信大家一看就懂了是吧。因為中間的走線層不可能全部都是有銅的，所以沒壓合之前走線層沒銅的地方是空白的，pp在走線層的上面。重點來了！上面的pp疊好沒壓合的時候的情況，那經過壓合這個操作后，壓合的高溫使得pp處于融化的狀態，那么pp里面的膠（樹脂）就具有流動性，就會去填充走線層沒銅的地方去。所以壓合后就變成了下面那樣了，也就是上上圖我們看到的那樣，中間就沒縫隙了。

但是Chris還是想讓大家好好看看壓合前后有什么不一樣的地方哈！眼尖的小伙伴估計看出來了！咦，pp的厚度，也就是走線層到上表面的厚度怎么變了，準確來說是變小了啊！很容易理解啊，壓合時高溫使pp融化，膠順勢填到走線層沒銅的地方去了啊，那pp不就看起來厚度變小了嘛。

那到底壓合后pp變薄了多少呢？怎么去衡量啊！這不我們的豬腳，殘銅率終于要出場了。殘銅率就是走線層（其實也包括地層啦，這里用走線層來介紹更明顯一點）上有銅的區域占的比例。殘銅率如果是100%，說明走線層就沒有縫隙可以給膠去填充，那么理論上pp的厚度就不會變薄；反之殘銅率越低，縫隙越多，膠填充的地方越多，pp的厚度減小的越明顯。為了讓大家更直觀的理解殘銅率和pp最終厚度的關系，貼心的Chris給大家做了個動圖，這個模型的壓合前的core厚度是5mil，pp厚度是4.4mil，然后我們模擬不同殘銅率下pp厚度變化的過程，就像下面那樣了。

的確有點意思，那這會大家應該慢慢知道殘銅率是怎么影響加工后的阻抗精度了吧。我們用上面那個動圖的3D內層傳輸線模型來進行不同殘銅率偏差估算后的加工阻抗偏差。殘銅率估算偏差的意思就是大部分工程師都認為壓合后的pp厚度和壓合前的板材line-up給出的厚度是一樣的，也就是默認走線層是100%的殘銅率的理想情況去計算，然后在這個基礎上，Chris通過上面模型的仿真掃描給出真正的殘銅率后的阻抗變化，不同殘銅率偏差的阻抗結果對比如下：

從上面的仿真結果就能很直觀的看到，一旦估計錯殘銅率后，僅僅這一項的影響就會導致不小的阻抗加工偏差。而且這還只是0.5Oz的走線層，如果是1Oz的走線層，那殘銅率估算偏差導致的阻抗變化就會比0.5Oz時可能大2倍不止，看大家以后誰還敢不重視殘銅率的估算。。。

聲明：未經高速先生授權許可，任何機構、媒體、個人不得轉載、修改、摘編或以其他方式復制、傳播高速先生平臺的原創作品。