信號鏈秘籍丨一文讀懂儀器系統中的精密信號鏈設計與器件選型指南

放大器的核心特性在很大程度上由其制造工藝決定。理解不同工藝的本質差異，是正確選型的基礎。

Bipolar工藝放大器以優異的電壓特性著稱，具有低失調電壓、低電壓噪聲和低電壓漂移的特點，典型產品包括OP27、OP2177、AD8672和ADA4807。這類器件適用于對電壓精度要求極高的場景，如基準緩沖器和ADC驅動器。但其輸入偏置電流（IB）通常在納安量級，在高源阻抗應用中會產生顯著的誤差電壓。

掃碼查看ADA4807更多詳情

Super-β Bipolar工藝是對傳統Bipolar的改進，在保持電壓特性的同時將IB降低至100pA至500pA范圍。AD706、LT1012A等產品采用該工藝，在精密萬用表（DMM）等需要兼顧電壓精度和電流特性的應用中表現突出。

JFET工藝放大器的核心優勢在于極低的偏置電流和極高的輸入阻抗。ADA4625、ADA4620、AD8065/66等產品的IB可達皮安級，電流噪聲極低，適合高阻抗傳感器前端和跨阻放大器（TIA）應用。其電壓噪聲性能優于CMOS工藝，但通常不及精密Bipolar器件。

掃碼查看ADA4625更多詳情

CMOS工藝放大器的最大特點是低成本和可集成開關電路。基于CMOS工藝開發的Zero-Drift架構通過內部集成Auto-Zero和Chopping電路，實現了超低失調電壓（<10μV）和超低漂移（<0.1μV/°C）。ADA4522、ADA4523、ADA4528等產品在低頻段（0.1Hz~10Hz）具有極低的噪聲，適用于直流和超低頻精密測量。但需注意的是，Zero-Drift架構將低頻噪聲搬移至高頻段，全帶寬積分噪聲并不低，且存在與Chopping頻率相關的紋波。因此，該類器件僅適用于帶寬極低的應用，高速ADC的基準緩沖等場景應避免使用。

掃碼查看ADA4528更多詳情

Digi-Trim技術代表了另一種精度提升路徑。傳統Laser-Trim在晶圓階段調整差分對電流源，但封裝應力會引入額外的失調和漂移。Digi-Trim在封裝完成后通過數字電路進行微調，有效抵消了封裝應力的影響。ADA4510是該技術的典型產品，失調電壓僅±5μV（典型值），IB低至10pA（最大值），同時保持了CMOS工藝的成本優勢。

選型時應首先明確應用需求——若以電壓精度為首要目標，優先選擇Bipolar或Digi-Trim CMOS工藝；若源阻抗較高或需測量微弱電流，則JFET工藝更為合適；對于極低帶寬的直流測量，Zero-Drift架構是理想選擇。

電壓基準是整個信號鏈精度的基石。所有ADC和DAC的量化結果均依賴于基準電壓的穩定性，其精度、時漂、溫漂和噪聲參數直接設定了系統的精度上限。

基準源的關鍵參數包括：

在噪聲特性方面，基準源的負載電容對高頻噪聲有顯著影響。以LTC6655為例，10μF負載電容可獲得最佳噪聲性能，而2.7μF時高頻段會出現噪聲尖峰。設計時不應僅關注0.1~10Hz的低頻噪聲指標，全帶寬噪聲積分往往對系統分辨率有更大影響。

掃碼查看LTC6655更多詳情

高性能基準源的選型需根據系統精度要求確定。ADR45xx D檔和LTC6655LS適用于高穩定性系統，長期漂移可達個位數ppm；MAX6226在陶瓷封裝基準中具有較高的性價比；ADR1399為齊納基準，溫度系數0.2ppm/°C，適用于6.5位系統；ADR1001集成了精密分壓器，解決了高精度分壓網絡匹配漂移的難題，適用于7.5位至8.5位系統。

基準源驅動ADC時，ADC采樣過程中的電流抽拉會導致輸出波動。緩沖器的設計需注低速ADC可選用Zero-Drift放大器作為緩沖器，但高速SAR ADC應選用精密Bipolar運放，以避免Zero-Drift高頻噪聲的影響。緩沖器輸出通常驅動容性負載，需在反饋網絡中加入RC補償，使反饋時間常數大于負載時間常數（建議10倍以上），以確保環路穩定性。

在多ADC共享基準的場景中，長PCB走線在高頻下等效為電感，與ADC引腳的去耦電容形成LC諧振，可能導致振蕩。解決方案是在靠近每個ADC的位置設置本地緩沖器，隔離走線電感的影響并提供低阻抗驅動。

運算放大器的輸入誤差（失調電壓、偏置電流、噪聲等）經噪聲增益放大后影響輸出。在高源阻抗應用中，偏置電流流過源阻抗產生的誤差電壓往往被低估。以七位半、八位半精密萬用表為例，前端源阻抗可達10MΩ，此時皮安級的偏置電流即可產生微伏級的誤差電壓，偏置電流的噪聲和漂移同樣會被放大。因此，高源阻抗前端應優先選用JFET型放大器，如ADA4625和ADA4620，其電壓特性和電流特性均較為優異。

儀表放大器用于高共模環境下提取小差模信號，其核心優勢在于高共模抑制比（CMRR），使用時需特別注意輸入共模電壓范圍。

儀表放大器的REF引腳驅動是一個常見的設計陷阱。若采用電阻分壓直接驅動REF引腳，分壓網絡的等效電阻會與內部電阻串聯，破壞第二級差分放大器的增益匹配，導致CMRR顯著下降。正確的做法是在分壓器后增加精密緩沖器，以低輸出阻抗驅動REF引腳。

PCB走線電阻也會引入增益誤差，尤其是在高增益配置下。LT6372-1采用開爾文連接將增益設置電阻的走線電阻排除在信號路徑之外，有效降低了導線誤差。

儀表放大器的未來的發展趨勢是PGIA（可編程增益儀表放大器），通過將增益電阻集成在芯片內部，利用匹配良好的內部電阻網絡實現優異的增益精度和漂移性能。

高邊電流采樣面臨的挑戰是共模電壓可能遠超運放供電軌。例如，在60V共模下直接采用標準差分放大器，等效到運放輸入端的電壓會超出其工作范圍，解決方案是通過精密電阻分壓網絡將高共模衰減至運放可處理的電平。

電阻網絡的匹配精度是高邊采樣的關鍵。四個分立電阻即使單個精度達到1ppm，組合后的整體匹配漂移仍可能遠高于集成方案。LT5400精密電阻網絡將四個電阻集成于同一封裝，匹配漂移低至1ppm/°C，長期穩定性在2000小時以上測試中低于2ppm，是高精度差分放大器的理想搭檔。

高邊采樣產品的選擇需根據共模電壓范圍確定，AD8479支持±600V共模，適用于極端高壓場景；LT6375支持±270V共模，具備105dB CMRR和1ppm/°C增益漂移；LT1997-2為衰減型差分放大器，可將±255V共模衰減至±15V范圍。

掃碼查看AD8479更多詳情

低邊小電流采樣中，當采樣電阻較大時，差分放大器的輸入阻抗不平衡會導致CMRR下降，此時應選用儀表放大器，利用其高輸入阻抗特性消除源阻抗的影響。對于nA甚至pA級的微電流，需在前級增加guarding buffer，采用極低偏置電流的運放（如ADA4530-1，IB<1fA）作為電流緩沖器。

當信號鏈末端需要驅動執行器時，功率放大器將信號轉換為能量輸出。ADI的高壓產品線覆蓋多種應用場景：ADHV4702-1支持220V供電，兼具精密運放的低失調特性；ADA4870壓擺率達2500V/μs，輸出電流1A；LT1210提供穩定的1A輸出能力。

掃碼查看ADHV4702-1更多詳情

電流源的設計基于負反饋VI轉換架構。基本形式為同相放大器配置，運放反相端跟蹤同相端電壓，控制采樣電阻上的壓降從而穩定輸出電流。根據應用需求可擴展為多種架構：加入差分放大器實現四線制采樣以提高精度；在誤差放大器后級聯功率放大器以提升輸出電流能力；采用儀表放大器處理nA/pA級微電流。

設計電流源前需明確以下參數：應用領域、輸入電壓范圍（DAC或基準）、電流波形類型（直流/脈沖/正弦）、輸出電流范圍、帶寬或上升時間要求、負載位置（高邊/低邊）、供電電壓、以及分辨率和漂移指標。