GaN功率器件已經有一塊穩住的陣地：消費電子快充頭。650V耐壓等級夠用，橫向HEMT結構成熟，市場滲透率爬得很快。
功率半導體的主戰場不在充電器。
電機驅動、光伏逆變器、電動汽車牽引逆變器，這些場景需要1200V以上耐壓，對短路耐受、浪涌能力、長期可靠性的要求比充電器高出一個量級。
GaN在這些場景下還沒有證明自己。
過去一年，學界和產業界在幾個關鍵工藝節點上都有進展，GaN從"充電器芯片"走向"工業功率芯片"的技術路徑，慢慢變得更清晰。
GaN功率器件的基本單元是HEMT（高電子遷移率晶體管）。它的核心是一個異質結，GaN上面長一層AlGaN，兩種材料晶格失配導致的應變在界面處形成能帶不連續，產生二維電子氣（2DEG）。
電子在這個薄層內遷移率超過1500 cm2/V·s，遠高于硅，但層外幾乎沒有載流子。零偏壓下2DEG天然導通，所以基本型HEMT是耗盡型（常開）。
功率電路要求增強型（常關），主流方案是用摻鎂的p-GaN柵極抬高勢壘，零偏時耗盡柵下2DEG，實現常關。
這個結構有一個先天約束：2DEG的形成依賴GaN和AlGaN之間的晶格應變，所以在硅襯底上外延GaN，必須用漸變AlGaN緩沖層來釋放應力、防止龜裂。
這道工藝壁壘導致大多數GaN功率器件只能做橫向結構，電流在2DEG層內水平流動，柵漏間距直接決定耐壓。要提高耐壓就要拉大間距，芯片面積跟著漲。而硅和碳化硅的垂直結構可以在不放大面積的情況下提升耐壓。
橫向結構還帶來幾個工程問題，過去一年里陸續有人給出解法。
◎ 第一個是集成度。
GaN功率管需要配套的控制電路，以前的做法是兩顆芯片封在一起，GaN HEMT加一顆硅控制器。封裝引入的寄生電感和電阻限制了開關頻率的上限。
Intel Foundry的Han Wui Then團隊換了一個思路：在硅襯底上長好GaN器件層，然后把一層硅PMOS整體轉移到GaN HEMT上方，實現硅和GaN的單片集成。
他們做出來的芯片厚度只有19微米，在這個尺度下互聯距離短到寄生效應幾乎可以忽略。
團隊還驗證了一套完整的片上電路庫，多路復用器、反相器、環形振蕩器，配上統一的PDK，證明這套工藝不只是個演示品，已經有了基礎的設計生態。
◎ 第二個是串擾。
功率電路里常用的半橋結構，高邊開關和低邊開關的源極電位不同。它們共享襯底，彼此會串擾。
香港科技大學的Zheng Wu團隊的做法是在同一片異質結里造兩個2DEG溝道，中間用AlN層隔開。p-GaN柵極注入的空穴在垂直方向輸運時被這層AlN截住，在那里復合消失，串擾被抑制。
這個方法不修改電路拓撲，不增加工藝復雜度，只在材料疊層里做文章。
◎ 第三個是短路耐受。
工業設備要求功率管在短路狀態下撐夠一定時間（典型值10微秒），控制系統才有機會響應。GaN橫向HEMT在短路時溝道電流聚集，局部過熱，容易燒毀。
香港大學的研究發現，共襯底的雙向開關器件在短路時存在背柵效應，反而能緩解電流聚集，測得的耐受時間達到30微秒，超過工業要求的3倍。
GaN功率器件的可靠性問題出在兩個層級，材料界面和器件結構。
◎ 材料層級的問題在GaN/AlN界面。
MOVPE外延時，碳會無意摻入GaN層，在兩種材料之間形成一個漸變AlGaN過渡區，影響2DEG質量。
Asahi Kasei的T. Lee團隊的發現是，把鎵源從三甲基鎵換成三乙基鎵，可以大幅抑制碳摻入，2DEG密度接近翻倍，薄層電阻降到原來的四分之一。再在AlN勢壘層上刻蝕一個凹槽降低接觸電阻，器件整體性能就提上去了。
這個工作沒有改變器件結構，只改了前驅體材料和一道刻蝕，效果卻很直接。
◎ 器件層級的問題更棘手。
高場條件（短路、過壓）會加速溝道電子變成"熱電子"，這些高能粒子對器件的接入區造成應力。
南方科技大學的陳浩豪團隊注意到一個現象：p-GaN里的摻雜物鎂會擴散到AlGaN勢壘層里，形成深能級陷阱。他們用二氧化硅掩模做選擇性外延，只在需要的地方生長p-GaN，不讓鎂接觸到下方的AlGaN層。
實驗結果是擊穿電壓從321V提高到495V，同時器件的應力可靠性和短路魯棒性都有改善。這個方案規避了鎂擴散的問題，但代價是多了一道選擇性外延的工藝步驟。
擊穿保護的另一個方向來自橫向HEMT的一個結構性缺陷，它缺少PN結，過壓時產生的碰撞電離載流子排不出去，直接導致破壞性擊穿，不像硅和碳化硅那樣可以通過雪崩擊穿非破壞地泄放能量。
Jingjing Yu團隊的方案是把p-GaN層做薄，做成一個"穿通柵"：關態下耗盡區從漏端向源端擴展，當p-GaN層完全耗盡時，電流從耗盡區"穿通"到2DEG層，走一條可控的泄放路徑。器件的失效模式就從突然燒毀變成了可控導通。
橫向結構到了高壓場景會遇到一個根本性的限制：耐壓由柵漏間距決定，電壓往上走，芯片面積跟著膨脹。
硅和碳化硅的垂直結構沒有這個問題，耐壓由漂移層厚度決定，面積不會因為耐壓等級上升而被迫放大。
要做垂直GaN，必須解決襯底問題。
商用GaN器件幾乎都在硅襯底上做橫向結構。改成垂直結構需要兩個條件中的一個，要么用GaN同質襯底，要么能打通硅襯底接觸到GaN器件背面。GaN同質襯底的尺寸小、價格貴，長期以來只能用于實驗室。
名古屋大學的Kachi教授在綜述中指出，這幾年GaN同質襯底的外延質量在持續改善，垂直結構的實驗線已經在合理面積上跑出了千伏級擊穿電壓。
工程化襯底是另一條路。
imec的Karen Geens團隊測試了Qromis的QST襯底，多晶AlN核心加封裝層，上面再做SiO?鍵合層和單晶硅模板層。
這種襯底的機械強度比硅上GaN好得多，熱膨脹系數與GaN更匹配。對垂直GaN來說，一塊應力小、不易裂的襯底是后續工藝的前提。
有了襯底，下一個問題是摻雜。
去搞清垂直GaN的摻雜為什么比橫向結構難得多。n型摻雜的一個反常困難是，GaN功率器件需要的摻雜濃度比GaN光電器件低一到兩個數量級，但MOVPE外延中碳的沾污是避免不了的。
當有意摻入的硅或鍺濃度降下來，無意摻入的碳就會補償它，載流子遷移率下降，器件電阻升高。
p型摻雜的挑戰更大。
鎂的摻雜濃度范圍很寬（101?到102?/cm3），碳在低劑量區會在氮位形成施主和受主，在高劑量區鎂又會析出。
摻雜進去之后還要激活，Fuji Electric的Ryo Tanaka的實驗表明，GaN表面在800°C以上就開始分解，退火激活需要1300°C，所以退火前必須先生長一層AlN保護層。即使有保護層，基線工藝下p-GaN的激活率也只有20%。
更麻煩的是，鎂在高溫下會擴散，氮離子注入可以幫助把鎂離子"釘"在原位，先注入鎂，再補注入氮，減少擴散、提高激活率。
垂直結構的器件形態也沒有收斂。
Kachi的綜述梳理了學界已經報道的多種方案，CAVET、p-GaN柵CAVET、斜p-GaN柵FET、平面柵MOSFET、溝槽柵MOSFET、鰭柵MISFET、鰭柵JFET。每種都有各自的工藝取舍。
溝槽柵MOSFET看起來最簡單，但溝槽刻蝕的質量直接決定器件性能。Kachi團隊用Cl?加SiCl?做刻蝕氣體，Cl?跟GaN反應生成揮發性的GaCl?和NCl?完成刻蝕，SiCl?生成的硅氮化物和硅氧化物則鈍化溝槽側壁。
柵介電層也還沒有定論，Al?O?/SiO?雙層結構比單層Al?O?更抗擊穿（二氧化硅越厚失效電壓越高），但用AlSiO介質在21%硅組分附近效果最好，又需要插入SiO?中間層防止表面結晶化，每一層都有各自的工藝窗口需要精細控制。
和碳化硅的對比也值得一談。
在Baliga優值公式里，SiC的熱導率（4.9 W/cm-K）是GaN（1.3）的3.8倍，這意味著大電流下SiC的散熱優勢明顯。
GaN的電子遷移率（2000 cm2/V·s）是SiC（900）的兩倍以上，在中低壓高頻場景下開關損耗更低。兩條技術路線各有擅長的區間，短期不會相互替代。
GaN功率器件當前的技術版圖畫得很清楚。低壓消費場景已經商用化，集成度和可靠性的增量改進在持續推進。
高壓工業場景還在工藝探索期，從襯底選擇、摻雜激活到器件結構收斂，每個環節都還有未解決的技術問題，但每個問題也都有了明確的攻關方向。
信息來源： 芝能智芯
注：本文由作者原創,由聯盟編輯整理。文章內容系作者個人觀點，寬禁帶半導體技術創新聯盟轉載僅為了傳達一種不同的觀點，不代表本聯盟對該觀點贊同或支持，如果有任何異議，歡迎聯系我們。
