電路的噪聲因數 (F) 可定義為:

等式 1。
在哪里:
No?是輸出端的總噪聲,包括電路內部噪聲源的影響和來自源阻抗的噪聲
N?i?是源阻抗在電路輸入端產生的噪聲
G是階段的功率增益
雖然這個解釋是正確的,而且實際上在一些參考資料中也提供了類似的解釋,例如Paul R. Gray廣泛使用的?教科書“模擬集成電路的分析與設計”第 4 版,但它并沒有提供所有的細節噪聲系數定義。根據IEEE 定義,N?i?是源電阻器在 T?0??= 290 K°(或 16.85 °C)溫度下的可用熱噪聲功率。這個溫度比舒適的室溫要低一點;但是,有時在 RF 工作中將其稱為室溫。
此外,IEEE 定義指出,No是?設備輸出端的可用噪聲功率,G 是設備的可用功率增益。這里的關鍵點是規范的參考溫度 T?0??= 290 K°,以及用于描述方程式 N?i、 N?o和 G 的所有三個參數的描述符“可用”。在本文的其余部分,我們將詳細討論“T 0??= 290 K 時的可用噪聲功率”的含義。
熱激發電荷載流子的隨機運動表現為電阻器中的噪聲。噪聲電阻器可以通過添加與無噪聲電阻器串聯的噪聲電壓源來建模,如下圖 1 所示。
??

噪聲電壓源的PSD(功率譜密度)為, 在哪里:
k 是玻爾茲曼常數 (1.38 × 10?-23??Joules/Kelvin)
T 是開爾文溫度
B 是考慮的帶寬(赫茲)
在噪聲系數定義中,N?i?是源電阻的最大可用噪聲功率。現在的問題是,圖 1(b) 中的電路可以提供的最大噪聲功率是多少?根據基本電路理論,我們知道當負載電阻等于源電阻時傳輸的功率最大。因此,可以使用以下電路(圖 2)找出源電阻 R?S的最大可用噪聲功率。?

請記住,我們?在上圖中使用了噪聲源的RMS(均方根)值。由于一半的噪聲電壓出現在負載兩端,因此傳輸到匹配負載的噪聲功率 R L ?= R S可以通過以下公式找到:


噪聲系數指定添加噪聲的相對量
由于噪聲系數定義基于 N?i??= kT?0?B,它指定了相對于 N?i添加到信號中的噪聲的相對
量。考慮我們在上一篇文章中推導出的以下噪聲系數方程:

這里,No?(source)?是源于源阻抗的輸出噪聲的一部分;No?(added)?是電路本身產生的輸出噪聲的一部分——不包括源電阻貢獻。注意 N?o(source)??= kT?0?BG,我們得到等式 3:

等式 3。
為了更好地形象化上述等式的噪聲項,請考慮圖 3 中的下圖,有時稱為“噪聲線”。
??

在上圖中,總輸出噪聲 No 相對于源電阻溫度 T 繪制。如果 R S?無噪聲(或 T = 0 K),輸出端出現的唯一噪聲將是被測設備或 No?o(added)。當我們提高 R S的溫度時,它的噪聲貢獻會增加。對應于 T = T 0的噪聲系數度量實際上指定了 R?S?在 T?0時貢獻的輸出噪聲(即 kT?0?BG)與被測設備的輸出噪聲 (No?(added)?) 之比。例如,如果系統的噪聲系數為 F = 2(或 NF = 3 dB),我們知道 No?(added)?等于 kT?0?BG。
如圖所示,R?S?噪聲與 No?(added)的比值?不是常數,而是隨 T 而變化。因此,如果 R S?處于 T?0以外的溫度,我們不能直接使用噪聲系數方程來計算找到輸出噪聲。?相反,我們應該首先找到來自 DUT(被測設備)的噪聲,加上感興趣溫度下?來自 R?S的噪聲,最后計算總輸出噪聲。
我們還可以通過將分數的分子和分母除以級的功率增益,根據輸入參考噪聲值來表達等式 3。這產生了等式 4:

等式 4。
在這個等式中,N?i(added)?是由 DUT 貢獻的輸入參考噪聲,N?i?是源在 290 K 時的可用噪聲功率。同樣,如果 F = 2,則輸入參考噪聲由DUT 等于 N i??= kT?0?B。讓我們看一個例子來闡明這些概念。
放大器的噪聲系數、帶寬和增益分別為:
噪聲系數 = 2.55 分貝?
B = 10 兆赫
增益 = 5.97 分貝
假設可用輸入噪聲為 kT?A?B,找出兩種不同情況下的輸出噪聲:1 - T A??= 290 K 和 2 - T?A??= 150 K。?
我們首先找到噪聲系數和增益的線性值:?

由于噪聲系數的定義假設輸入噪聲是 T = 290 K 時的可用噪聲功率,我們可以直接從等式 1 求出該溫度下的輸出噪聲:

以分貝表示右側,我們有:
對于 T?A??= 150 K,我們不能直接使用噪聲系數方程。然而,噪聲系數方程可用于計算系統產生的噪聲。將 N?i??= kT?0?B 代入等式 4,系統產生的輸入參考噪聲為:?

將該值乘以系統增益 G,即可得到總輸出噪聲功率。在下面的等式中,我將 T?A寫成?T?0?以簡化計算:


如果不注意噪聲系數的定義,可能會將 N?i??= k × 150 × B 代入等式 1,這會產生不正確的結果 No?=??-98.34 dBm。?
在上面的討論中,我們強調了源電阻 R?S的物理溫度對我們的 NF 計算的影響。通常情況下,驅動點阻抗 (R?S?) 與 DUT 處于相同的物理溫度;然而,電路接收到的輸入噪聲功率高于 kT?0?B。這通常發生在級聯系統中,信號鏈中的每個模塊都會增加本底噪聲。因此,級聯中下游級的輸入噪聲通常超過 kT?0?B。在這些情況下,我們也無法通過直接應用噪聲系數方程來計算輸出噪聲電平。相反,我們可以先使用 NF 方程來計算電路產生的噪聲 (N?i(added)),然后使用該信息和輸入噪聲電平來計算總輸出噪聲。?此外,定義輸入噪聲的等效噪聲溫度 T?e也很有幫助。這是可用熱噪聲功率 (kT e?B) 等于輸入噪聲功率時的溫度。若輸入噪聲功率為N?1,其等效噪聲溫度為:

噪聲系數和等效噪聲溫度是組件噪聲特性的可互換表征。在下一篇文章中,我們將查看使用噪聲溫度概念的示例。
噪聲系數是電路引起的SNR(信噪比)退化的直接量度。這個說法是正確的;然而,它值得更多的解釋。讓我們再考慮一次上面討論的例子。我們假設系統的噪聲系數和增益分別為 NF = 2.55 dB 和增益 = 5.97 dB,并假設輸入信號功率為 -40 dBm。當 R?S?為 T?A??= 290 K 時,輸入噪聲功率為:?

從示例的結果中,我們知道輸出噪聲功率為 -95.48 dBm。圖 4 總結了該示例輸入和輸出端的信號和噪聲功率。
?
輸出信號功率由輸入信號乘以放大器的功率增益得到。圖 4 還提供了輸入和輸出 SNR,以及 SNR 退化。請注意,SNR i??/ SNR?o的比值?等于噪聲系數 NF = 2.55 dB,這并不奇怪,因為我們知道這個比值實際上是噪聲系數的定義。但是,對于 T A??= 150 K的情況呢?在這種情況下,輸入噪聲為 N?i??= -106.86 dBm。圖 5 總結了前面示例的結果。
??

如您所見,SNR 退化 (SNR?i??/ SNR?o?) 現在大于 NF。這是因為輸入噪聲低于標準值,使得放大器的噪聲貢獻更加顯著。因此,當輸入噪聲為 kT 0?B時,噪聲系數決定了 SNR 的退化。例如,如果一個電路的噪聲系數為 7 dB,并且該模塊的輸入噪聲功率為 kT?o?B,則輸出端的 SNR該塊的 7 dB 小于輸入 SNR。
從基礎到高級的ADC講座,將涵蓋高速ADC設計的原理、傳統架構和最先進的設計。第一部分首先回顧了ADC的基本知識,包括采樣、開關電容和量化理論。接下來,介紹了經典ADC架構的基礎和設計實例,如閃存、SAR和流水線ADC。然后,本教程將對混合型ADC架構進行總體概述,這就結束了第一部分。在第二部分,首先描述了ADC的度量。然后,介紹混合或非混合架構的各種先進設計。該教程最后將以數字輔助解決技術結束。
>>>點擊圖片了解課程詳情!


今天小編帶來了:ISSCC2023套餐,里面有文章、Short Course、PPT、Tutorial等,同學可以拿回去自己學習研究。


1、深入理解SerDes(Serializer-Deserializer)之一
2、深入理解SerDes(Serializer-Deserializer)之二
3、科普:深入理解SerDes(Serializer-Deserializer)之三
4、資深工程師的ESD設計經驗分享
5、干貨分享,ESD防護方法及設計要點!
6、科普來了,一篇看懂ESD(靜電保護)原理和設計!
7、鎖相環(PLL)基本原理?及常見構建模塊
8、當鎖相環無法鎖定時,該怎么處理的呢?
9、高性能FPGA中的高速SERDES接口
10、什么是毫米波技術?它與其他低頻技術相比有何特點?
11、如何根據數據表規格算出鎖相環(PLL)中的相位噪聲
12、了解模數轉換器(ADC):解密分辨率和采樣率
13、究竟什么是鎖相環(PLL)
14、如何模擬一個鎖相環
15、了解鎖相環(PLL)瞬態響應
16、如何優化鎖相環(PLL)的瞬態響應
17、如何設計和仿真一個優化的鎖相環
18、鎖相環(PLL)?倍頻:瞬態響應和頻率合成
19、了解SAR?ADC
20、了解?Delta-Sigma?ADC
21、什么是數字 IC 設計?
22、什么是模擬 IC 設計?
23、什么是射頻集成電路設計?
24、學習射頻設計:選擇合適的射頻收發器 IC
25、連續時間 Sigma-Delta ADC:“無混疊”ADC
26、了解電壓基準?IC?的噪聲性能
27、數字還是模擬?I和Q的合并和分離應該怎么做?
28、良好通信鏈路性能的要求:IQ 調制和解調
29、如何為系統仿真建模數據轉換器?
30、干貨!CMOS射頻集成電路設計經典講義(Prof. Thomas Lee)
31、使用有效位數?(ENOB)?對?ADC?進行建模
32、以太網供電?(PoE)?的保護建議
33、保護高速接口的設計技巧
34、保護低速接口和電源電路設計技巧
35、使用互調多項式和有效位數對?ADC?進行建模
36、向?ADC?模型和?DAC?建模添加低通濾波器
37、揭秘芯片的內部設計原理和結構
38、Delta-Sigma?ADCs中的噪聲簡介(一)
39、Delta-Sigma?ADCs中的噪聲簡介(二)
40、Delta-Sigma?ADCs?中的噪聲簡介(三)
41、了解Delta-Sigma?ADCs?中的有效噪聲帶寬(一)
42、了解Delta-Sigma?ADCs?中的有效噪聲帶寬(二)
43、放大器噪聲對?Delta-Sigma?ADCs?的影響(一)
44、放大器噪聲對?Delta-Sigma?ADCs?的影響(二)
45、參考電壓噪聲如何影響?Delta?Sigma?ADCs
46、如何在高分辨率Delta-Sigma?ADCs電路中降低參考噪聲
47、時鐘信號如何影響精密ADC
48、了解電源噪聲如何影響?Delta-Sigma?ADCs
49、運算放大器簡介和特性
50、使用?Delta-Sigma?ADCs?降低電源噪聲的影響
51、如何設計帶有運算放大器的精密電流泵
52、鎖定放大器的基本原理
53、了解鎖定放大器的類型和相關的噪聲源
54、用于降低差分?ADC?驅動器諧波失真的?PCB?布局技術
55、干貨!《實用的RFIC技術》課程講義
56、如何在您的下一個?PCB?設計中消除反射噪聲
57、硅谷“八叛徒”與仙童半導體(Fairchild)的故事!???
58、幫助你了解 SerDes!????????????????????????????????????
1、免費公開課:ISCAS 2015 :The Future of Radios_ Behzad Razavi
2、免費公開課:從 5 微米到 5 納米的模擬 CMOS(Willy Sansen)
3、免費公開課:變革性射頻毫米波電路(Harish Krishnaswamy)
4、免費公開課:ESSCIRC2019-講座-Low-Power SAR ADCs
5、免費公開課:ESSCIRC2019-講座-超低功耗接收器(Ultra-Low-Power Receivers)
6、免費公開課:CICC2019-基于 ADC 的有線收發器(Yohan Frans Xilinx)
7、免費公開課:ESSCIRC 2019-有線與數據轉換器應用中的抖動
8、免費公開課:ISSCC2021 -鎖相環簡介-Behzad Razavi
9、免費公開課:ISSCC2020-DC-DC 轉換器的模擬構建塊
10、免費公開課:ISSCC2020-小數N分頻數字鎖相環設計
11、免費公開課:ISSCC2020-無線收發器電路和架構的基礎知識(從?2G?到?5G)
12、免費公開課:ISSCC2020-從原理到應用的集成變壓器基礎
13、免費公開課:ISSCC2021-射頻和毫米波功率放大器設計的基礎
14、免費公開課:ISSCC 2022-高速/高性能數據轉換器系列1(Prof. Boris Murmann)
15、免費公開課:ISSCC 2022-高速/高性能數據轉換器系列2(Dr. Gabriele Manganaro)
16、免費公開課:ISSCC 2022-高速/高性能數據轉換器系列3(Prof. Pieter Harpe)
17、免費公開課:ISSCC 2022-高速/高性能數據轉換器系列4(Prof. Nan Sun)
點擊下方“公眾號”,關注更多精彩
半導體人才招聘服務平臺