臺積電最新路線圖曝光：N2U/A13/A12齊發(fā)，無需High-NA EUV！

一、臺積電工藝路線圖概覽：客戶端與HPC應(yīng)用走向分化

臺積電在2026年北美技術(shù)研討會上公布了至2029年的詳細(xì)工藝路線圖。臺積電業(yè)務(wù)發(fā)展及全球銷售高級副總裁兼副首席運營官張曉強（Kevin Zhang）博士在會上宣布，臺積電正在采取一種刻意分化的戰(zhàn)略——根據(jù)終端市場需求細(xì)分前沿工藝節(jié)點，而非采用一刀切的方式。

具體而言，臺積電將實施新的工藝技術(shù)發(fā)布策略：每年為客戶端應(yīng)用推出一款新節(jié)點，每兩年推出一款面向高負(fù)載AI和高性能計算（HPC）應(yīng)用的新節(jié)點。

面向客戶端（智能手機、消費電子）的節(jié)點：N2、N2P、N2U、A14、A13。這類節(jié)點強調(diào)成本、能效和IP復(fù)用，強大的設(shè)計兼容性至關(guān)重要，客戶可接受漸進(jìn)式改進(jìn)。

面向AI/HPC數(shù)據(jù)中心的節(jié)點：A16、A12。這類節(jié)點必須提供顯著的性能提升以證明技術(shù)過渡的合理性，成本相對次要。這些節(jié)點集成了Super Power Rail（SPR）背面供電技術(shù)，以解決AI數(shù)據(jù)中心的電源完整性和電流傳輸限制問題，更新周期為兩年。

二、客戶端新節(jié)點：A13光學(xué)微縮版與N2U增強版

1、A13：A14的光學(xué)微縮版

張曉強表示：“去年我們發(fā)布了基于最先進(jìn)的第二代納米片技術(shù)的A14制程，計劃于2028年投產(chǎn)。今年，我們將發(fā)布A14的衍生版，包括A13和A12，均計劃于2029年投產(chǎn)。”

其中，A13是A14的光學(xué)微縮版，通過設(shè)計-技術(shù)協(xié)同優(yōu)化（DTCO）實現(xiàn)。A13將線性尺寸縮小約3%，在保持與A14完全兼容的設(shè)計規(guī)則和電氣特性的前提下，面積縮小約6%，晶體管密度相應(yīng)提升。

張曉強解釋稱：“A13是在A14基礎(chǔ)上進(jìn)行改進(jìn)，主要通過光學(xué)尺寸縮小實現(xiàn)，在保持完全符合設(shè)計規(guī)范和電氣兼容性的前提下，使客戶只需進(jìn)行少量重新設(shè)計即可受益。”

2、N2U：N2平臺的第三年延伸

除了A13，臺積電還宣布了全新的N2U制程，這是N2平臺的第三代延伸版本。N2U同樣利用DTCO技術(shù)，在N2P的基礎(chǔ)上提供進(jìn)一步優(yōu)化：在相同功耗下性能提升約3%-4%，或在相同速度下功耗降低8%-10%，邏輯密度提升2%-3%。

N2U將保持與N2P IP的兼容性，使客戶無需遷移到全新制程即可構(gòu)建新產(chǎn)品。例如，使用N2P工藝實現(xiàn)的高端產(chǎn)品IP，可在2028年用N2U制程制造中端產(chǎn)品。張曉強表示：“我們的策略是在推出后不斷改進(jìn)每個節(jié)點，使客戶能夠在最大化設(shè)計投資回報的同時，持續(xù)獲得PPA（性能、功耗、面積）收益。”

三、AI/HPC專用節(jié)點：A16推遲至2027年，A12接力2029年

1、A16：首次引入背面供電，量產(chǎn)推遲至2027年

臺積電的A16工藝是首款采用Super Power Rail（SPR）背面供電技術(shù)的節(jié)點，專為高性能數(shù)據(jù)中心應(yīng)用定制。本質(zhì)上，A16是N2P加上背面供電，將使用第一代納米片GAA晶體管，在功耗、性能和晶體管密度上顯著優(yōu)于N2和N2P。值得注意的是，臺積電將A16的量產(chǎn)時間從原定的2026年推遲至2027年。

張曉強解釋稱：“A16將于2026年準(zhǔn)備就緒，但實際量產(chǎn)取決于客戶需求，我們預(yù)計量產(chǎn)將于2027年開始。這就是我們將其時間表調(diào)整到這個時間點的原因。”

與A16并行的還有N2X——N2P的性能增強版本，采用傳統(tǒng)正面供電方式，將基于N2的設(shè)計時鐘頻率推至極限。A16的推出并不會取代N2X。

2、A12：第二代背面供電，2029年接棒

A16的接力棒將傳遞給A12——預(yù)計于2029年推出的下一代AI/HPC專用節(jié)點。A12將采用臺積電第二代納米片GAA晶體管和NanoFlex Pro技術(shù)，并繼續(xù)使用背面供電（SPR），同時在正面和背面進(jìn)行微縮以實現(xiàn)整體密度提升。

張曉強表示：“A16是我們第一代擁有超強功率軌（背面供電）的技術(shù)。A12是下一代技術(shù)，它將繼續(xù)縮小正面和背面的尺寸，從而實現(xiàn)整體密度提升。”

四、暫無High-NA EUV計劃：將持續(xù)挖掘現(xiàn)有EUV潛力

臺積電路線圖最引人注目的特點之一是：A13和A12均無需使用High-NA EUV光刻設(shè)備，臺積電計劃至少到2029年繼續(xù)使用現(xiàn)有的低數(shù)值孔徑EUV設(shè)備。

這與英特爾的路線圖形成鮮明對比——英特爾計劃從14A節(jié)點（2027-2028年）開始引入High-NA EUV。

張曉強對此表示：“說實話，我對我們的研發(fā)團隊感到非常欽佩。他們不斷探索如何在不使用高數(shù)值孔徑設(shè)備的情況下推動技術(shù)規(guī)模化發(fā)展。或許將來有一天他們不得不使用高數(shù)值孔徑設(shè)備，但就目前而言，我們?nèi)匀荒軌虺浞掷矛F(xiàn)有EUV技術(shù)的優(yōu)勢，而無需轉(zhuǎn)向高數(shù)值孔徑設(shè)備——要知道，高數(shù)值孔徑設(shè)備的成本非常非常高。”

據(jù)路透社報道，High-NA EUV設(shè)備單臺價格高達(dá)4億美元，約為現(xiàn)有EUV設(shè)備的兩倍。臺積電副共同首席運營官張曉強對路透社表示：“這是我們研發(fā)團隊做得特別出色的地方——在利用現(xiàn)有EUV技術(shù)的同時，制定了積極的技術(shù)微縮路線圖。這絕對是一個優(yōu)勢。”

五、先進(jìn)封裝：從芯片微縮到系統(tǒng)集成

除了邏輯制程的微縮，臺積電在此次研討會上也強調(diào)了先進(jìn)封裝在延續(xù)摩爾定律中的關(guān)鍵作用。

據(jù)路透社報道，TechInsights副主席Dan Hutcheson表示：“摩爾定律正在從封裝中的單片單芯片轉(zhuǎn)變?yōu)槎嘈酒庋b。這使得性能和功耗的增益得以持續(xù)。”

臺積電表示，到2028年，將有能力拼接10個大芯片和20個內(nèi)存堆棧。相比之下，當(dāng)前的AI產(chǎn)品（如Nvidia即將推出的Vera Rubin）僅包含兩個大計算芯片和八個HBM堆棧。

不過，芯片拼接也帶來了新的挑戰(zhàn)。More Than Moore首席分析師Ian Cutress指出，大尺寸芯片封裝在運行時會產(chǎn)生熱量，不同材料的熱膨脹系數(shù)差異可能導(dǎo)致封裝彎曲甚至開裂——這些問題曾在Nvidia的Rubin AI處理器中出現(xiàn)，而臺積電并未明確說明如何解決這些挑戰(zhàn)。

六、其他工藝：N2A和N16HV

除了前沿節(jié)點，臺積電還宣布了面向車用市場的N2A工藝——這是首款采用GAA晶體管的車規(guī)級制程技術(shù)。N2A在相同功耗下速度較今年投產(chǎn)的N3A提升15-20%，預(yù)計于2028年完成AEC-Q100認(rèn)證。

在成熟工藝方面，臺積電今年將率先將高壓技術(shù)引入FinFET晶體管技術(shù)，推出面向顯示驅(qū)動芯片（DDIC）的N16HV工藝。該工藝較N28HV柵極密度增加41%，功耗降低35%。