公眾號 | 高速先生
作者 | 王樂
上周我收到了客戶的這樣一個日常問候，瞬間就倍感親切，是不是屏幕前的你也有這種疑問，那既然來都來了，咱們就一起嘮嘮大家都不陌生的LPDDR5。
要是說當代人的審美大多都是病態似地追求“白幼瘦”，那大家看看這真真正正的“白骨精”是不是大家都喜歡的“大美女”；
在DDR內存圈，審美簡直一模一樣——就向往“夠瘦（小體積）、夠省（低功耗）、夠高（高帶寬）”。而LP系列，就是DDR圈“白幼瘦”代表，憑一己之力，讓移動設備的性能和續航不再相悖。
LPDDR5（Low Power Double Data Rate 5），就是“第五代低功耗雙倍數據速率內存”，我相信八十老太也能從百度上搜到這個結果hhh，那AI時代，當然要借助下AI的力量，用AI的話來總結LPDDR5：“JEDEC專門給移動設備量身定制的“內存天花板””。
畢竟手機、平板不能像臺式機那樣，只追求性能不在乎體積，畢竟誰也不想背個大鐵塊出門。hhh一不小心就暴露小編年齡了，新生代的后生們肯定就沒經歷過背貼磚出門的年代…
LPDDR 系列內存來時的路，看看你和它一起共度過哪些時光吧hhh：
僅從字面來說，LPDDR5與DDR5的顯著差異核心在于“LP”（低功耗），而LPDDR5與LPDDR4的顯著差異核心在于后面的數字。
LPDDR5是DDR5的移動定制精簡版， LPDDR5實現“低功耗優先，兼顧帶寬”；DDR5則以“性能優先，兼顧功耗”為核心，無絕對優劣之分。
而LPDDR5是 LPDDR4基礎上進一步提升， Bank Group架構、速率帶寬提升、功耗進一步升級等 。
那這些優勢來源于哪里？其實主要是以下三點 ：
1. 多Bank Group 并行架構,打破帶寬瓶頸
LPDDR4/X：僅支持Single Bank Group，16個Bank共享單通道，數據需排隊傳輸，帶寬瓶頸明顯，無法實現并行數據處理。
LPDDR5：支持2/4個獨立Bank Group，每組8/4個Bank，采用多車道并行傳輸模式，帶寬利用率大幅提升；
這就好比原本擁擠的單車道，升級成了并行的多車道，車流（數據）的通行效率自然大幅提升，帶寬利用率得到了質的飛躍。
2. 三分離時鐘設計，突破速率上限
LPDDR5 直接拋棄了 “單一時鐘同步所有信號” 的架構，新增了獨立的WCK（Write Clock，寫時鐘），實現了三層時鐘分離：
關鍵創新點就在于WCK 與 CK 的分頻比（CKR）
LPDDR5 支持兩種分頻模式，這也是我們看到LPDDR5速率提升大的根本原因：
CKR=2:1（低速率模式）：WCK 頻率 = 2 × CK 頻率（≤3200Mbps 時使用）
CKR=4:1（高速率模式）：WCK 頻率 = 4 × CK 頻率（>3200Mbps 時使用，記住這一點，以后可不許再給我開篇那么親切的問候了；
3. 動態調壓設計，實現極致功耗管控
? LPDDR4X：固定電壓方案，核心電壓1.1V，I/O電壓0.6V，無動態調節功能，功耗控制較為單一。
? LPDDR5：采用三組電壓+動態調節方案，根據負載實時調整電壓，大幅降低無效功耗。
上面三點就是lpddr5的優勢所在，這時候，我聰明、多金、帥氣/漂亮客戶的腦瓜子一下就亮了， PCB板上基本都是點對點拓撲結構圖，既然是點對點的拓撲，我是不是可以省下這筆仿真的費用呢？？？
我思索了下，確實在理，點對點的拓撲確實沒啥可以仿真的，但是不要被表象所欺騙哦！！pcb板級看起來是點對點的拓撲結構，結合封裝參數后可能就不是點對點了哦，如下圖所示，板級的單點拓撲結合pkg后卻是一拖8！！！
這個時候你還敢不仿真嗎？
再說LPDDR5面臨的挑戰遠不止于此：
LPDDR5的數據速率可達6400Mbps甚至8533Mbps+，此時微小的不連續（過孔、封裝走線、連接器、阻抗加工誤差）都會導致顯著的信號反射、插損、回損超標。只有全鏈路仿真才能驗證整個通道的是否滿足標準。
即使點對點，當速率較高時，前一個bit的殘留會影響后一個bit，也就是常說的碼間干擾，針對這一部分，我們就需要用PRBS隨機碼流做眼圖仿真，判斷是否需要開啟DFE功能。
人與人之間需要保證舒適的社交距離避免交往太過密切而產生矛盾，信號也一樣。
線與線之間的近端/遠端串擾必須通過仿真分析。同時，大量I/O同時翻轉產生的SSN會通過電源/地平面耦合到信號上，這需要電源完整性（PI）與信號完整性（SI）協同仿真。
LPDDR5還是有可以省下仿真費用的情況的，高速先生還是贊成大家該省省該花花hhh，畢竟當前大環境不是很可觀，錢還是要花在刀刃上。
<=3.2Gbps，且PCB設計極其保守（全參考平面、無跨分割、長度匹配嚴格、串擾控制良好），拓撲本身簡單，或許可以依靠詳細的設計規則檢查和資深經驗跳過仿真。
>3.2Gbps，尤其進入6.4Gbps+，風險較大盡量仿真，避免因小失大。
LPDDR5通常用于手機、平板、車載、筆記本等無插槽、緊耦合的場景，物理上無法通過更換內存條來調試。芯片都焊死在板上，一旦信號質量問題導致系統不穩定，整個產品就面臨改版，代價巨大。
Q
本期提問
在 2025 年 7 月，JEDEC 正式發布了 JESD209-6 LPDDR6 行業標準，這標志著移動內存正式進入了第六代。
新一代的 LPDDR6，峰值傳輸速率可達 14.4Gbps，相比 LPDDR5 實現了近 70%的提升。目前各大存儲原廠已經完成了前期的樣品驗證，即將實現全面商用落地。那大家是否了解LPDDR6又有哪些技術提升呢？
聲明：未經高速先生授權許可，任何機構、媒體、個人不得轉載、修改、摘編或以其他方式復制、傳播高速先生平臺的原創作品。
— end —
誠邀參加一博2026技術研討會—鄭州站
2026一博巡回技術研討會鄭州站即將舉行，錯過再等一年。
本次會議邀請資深專家與大家面對面交流溝通，課題內容包括：電源完整性設計與仿真、信號完整性測試、DFM案例分享、焊接質量和高可靠性的失效案例分享等相關技術話題，長按圖片識碼即可免費報名。
如果不想錯過“高速先生”的精彩內容，請記得點擊上方藍字“高速先生”，右上角“...”點選“設為星標”。可第一時間看到高速先生的推文，感謝大家的關注和支持！
