點擊上方藍字談思實驗室

獲取更多汽車網(wǎng)絡安全資訊

以NXP恩智浦的TJA1145A為例(見圖1-1)，來介紹CAN收發(fā)器。TJA1145A是一款高速CAN收發(fā)器，可在控制器局域網(wǎng)(CAN)協(xié)議控制器和物理雙線式CAN總線之間提供接口。該收發(fā)器專門設計用于汽車行業(yè)的高速CAN和CAN FD應用，可為微控制器中的CAN協(xié)議控制器提供具有差異化優(yōu)勢的信號發(fā)送和接收能力。

TJA1145A在CAN FD快速相位下，即使數(shù)據(jù)速率高達5 Mbit/s，也能實現(xiàn)可靠的通信。

TJA1145A在待機模式和休眠模式下具有超低的功耗，通過使用選擇性喚醒功能，支持符合ISO 11898-6標準的CAN Partial networking（PN）。

圖1-1

下圖(見圖1-2)為TJA1145A高速CAN收發(fā)器功能框圖。

圖1-2

1.1 CAN收發(fā)器對本ECU發(fā)送CAN報文的“回采”

“回采”的理論基礎。在CAN協(xié)議規(guī)范（ISO 11898-1-2015）中，有如下圖的要求：

 “監(jiān)視（發(fā)送器將發(fā)送的位電平與網(wǎng)絡上檢測到的位電平進行比較）；”

“a）bit error位錯誤

在總線上，一個節(jié)點發(fā)送一個位也應監(jiān)視總線。當監(jiān)視的位值與發(fā)送的位值不同時，就會在該bit time檢測到bit error位錯誤。”

上述這些要求，在CAN controller與CAN transceiver之間是如何實現(xiàn)的？我們將圖1-2的左下角部分進行單獨的分解，得到圖1-3：

Step1：ECU準備發(fā)送一幀報文，CAN控制器按照經(jīng)典CAN/CANFD幀格式，通過TX發(fā)送0和1數(shù)字電平序列給到CAN收發(fā)器；

Step2：CAN收發(fā)器中的Transmitter將0和1數(shù)字電平序列轉換差分電平，通過CANH和CANL發(fā)送到CAN Bus上；

Step3：與此同時，CAN收發(fā)器中的Receiver回讀CAN Bus上的差分電平，并轉化為0和1數(shù)字電平，給到CAN控制器，完成一次“該ECU發(fā)送一幀CAN報文的回采”；

Step4：CAN控制器比較Step1和Step3中TX和RX上數(shù)字電平是否一致，見圖1-4

圖1-3

圖1-4

1.2 什么是Loop delay環(huán)路延遲

loop delay環(huán)路延遲的概念：

在“回采”過程中，CAN收發(fā)器經(jīng)歷了兩次轉換：Transmitter將0和1數(shù)字電平序列轉換差分電平；Receiver將差分電平轉換0和1數(shù)字電平序列。因為轉換是需要時間的，勢必有物理上的延遲。見圖1-5，ECU發(fā)送一幀報文。TX和Rx Pin上電平變化：Rx上的數(shù)字電平變化會滯后些許時間。

圖1-5

圖1-6展示的是示波器下，一個CANFD幀局部放大的后效果：RX電平變化相比TX滯后了100多納秒。

圖1-6

1.2.1 Loop delay環(huán)路延遲的典型值

另外在TJA1145A的Data Sheet數(shù)據(jù)手冊中，也給出了Loop delay環(huán)路延遲的典型值，見圖1-7和1-8。該值隨著電氣參數(shù)的變化而變化。

圖1-7

圖1-8

在CAN FD數(shù)據(jù)段，如果使用較快的比特率（啟用BRS位），導致bit time較短，則local CAN transceiver loop delay造成的延遲將大于Phase_Seg1（見圖2-1，采樣點前的time segment時間段）：假設Loop delay環(huán)路延遲是255納秒，如果CANFD幀數(shù)據(jù)段Bit Rate大于等于4Mhz，即一個Bit Time小于等于250納秒，從而導致檢測到bit error位錯誤。transceiver loop delay收發(fā)器環(huán)路延遲限制了CAN FD幀數(shù)據(jù)段的Bit Rate比特率。

圖2-1

因此，為了克服這一限制，引入了TDC(Transceiver Delay Compensation收發(fā)器延遲補償)功能，即在CAN FD幀的數(shù)據(jù)段，發(fā)送器應使用一個新的采樣點SSP（Secondary Sample Point第二采樣點），而忽略transceiver loop delay收發(fā)器環(huán)路延遲的SP（sample point）。

Secondary Sample Point第二采樣點由transceiver loop delay收發(fā)器環(huán)路延遲和可配置的transceiver delay compensation offset收發(fā)器延遲補償偏移組成。

Transceiver loop delay收發(fā)器環(huán)路延遲是在每個發(fā)送幀中從EDL位（同F(xiàn)DF位）到下一位r0的邊沿，對應發(fā)送位邊沿和接收位邊沿之間測量的(見圖2-2，圖2-3）。測得的loop delay不足以用于定義secondary sample point，因為它與位邊沿有關。

圖2-2 Transceiver loop delay收發(fā)器環(huán)路延遲測量

圖2-3 示波器下，一個CANFD幀RX電平變化相比TX滯后了120納秒

Transceiver delay compensation offset收發(fā)器延遲補償偏移用于將secondary sample point從邊沿轉移到bit time內的中間點，遠離其邊沿。因此，offset值不能大于data phase的bit time。

如果secondary sample point設置得非常接近CAN bit邊沿（見圖2-1，Sync_Seg字段），則在data phase的位采樣期間可能會出現(xiàn)問題。為了使TDC可靠地工作，offset必須使用最佳設置。為確保在最佳區(qū)域中執(zhí)行位采樣，TDC offset建議參考如下等式，參考圖2-1：

Offset = Phase_Seg1 + Prop_Seg + 2

下圖2-4顯示了使用這些設置時的SSP位置。

圖2-4

2.1 總結：Transceiver Delay Compensation啟用條件

通過以上章節(jié)的描述，總結如下：

條件1：該幀必須是CANFD幀（不適用于經(jīng)典CAN幀，原因是其bit time遠大于Loop Delay），并且啟用了BRS位（數(shù)據(jù)段比特率高于仲裁段比特率），SSP作用在CANFD幀的數(shù)據(jù)段；

條件2：TDC僅適用于ECU發(fā)送的CANFD幀，不適用ECU接收的CANFD幀；

條件3：在MCU的寄存器中啟用TDC功能；

2.2 Secondary sample point test第二采樣點測試方法

2.3 Infineon英飛凌TC2xx系列芯片 – TDC配置寄存器摘錄

Transceiver Delay Compensation收發(fā)器延遲補償寄存器TDCRx包含設置Transceiver Delay Compensation收發(fā)器延遲補償功能的所有參數(shù)以及相應的狀態(tài)位。NTDCRx寄存器只有在NCRx.CCE位被設置時才能寫入。

CAN_NTDCRx（x = 0-2）

Node x Transceiver Delay Compensation收發(fā)器延遲補償寄存器（23CH+x*100H）0000 0000H

CAN1_NTDCRz（z = 0-2）

Node z Transceiver Delay Compensation收發(fā)器延遲補償寄存器（23CH+z*100H）0000 0000H

來源：CSDN@「汽車電子助手」

https://blog.csdn.net/qfmzhu/article/details/131948903