碳化硅銅互連封裝工藝，全國首發(fā)！

7月31日，#派恩杰半導體 官微宣布全國首發(fā)碳化硅銅互連封裝工藝，該方案從晶圓級頂部厚銅工藝延伸到模塊級互連，涉及材料、工藝到封裝各環(huán)節(jié)。

隨著碳化硅功率器件向更高結(jié)溫、更高電流密度和更薄芯片方向發(fā)展，封裝互連環(huán)節(jié)正成為制約器件可靠性的關(guān)鍵瓶頸。傳統(tǒng)鋁互連體系因熱膨脹系數(shù)與碳化硅存在約5倍差異，在長期溫度循環(huán)中易導致鍵合疲勞、金屬層開裂等失效模式，這一問題在薄芯片設計中尤為突出。

銅的熱膨脹系數(shù)約為16至17ppm/℃，雖仍高于碳化硅的4.0至4.5 ppm/℃，但較鋁的22至24ppm/℃已大幅縮小差距，界面熱應力顯著降低。同時銅具有更高的導電率和導熱率，可優(yōu)化電流分布、加快熱擴散并降低寄生電感，有助于改善碳化硅器件高頻開關(guān)性能。

在具體技術(shù)路線上，派恩杰采用頂部厚銅工藝，在晶圓后道制造階段直接在芯片頂部形成厚銅金屬化層，而非傳統(tǒng)鋁金屬化。這一方案省去了后續(xù)制備過渡金屬化層和燒結(jié)等中間工序，消除了異質(zhì)材料界面，將多步流程簡化為一步。基于該工藝，芯片頂部與銅鍵合線形成同質(zhì)材料連接，改善了CTE匹配性，并優(yōu)化了芯片表面的熱擴散能力，有利于延緩封裝材料老化、降低模塊熱阻。

派恩杰的銅互連工藝平臺建立于八英寸碳化硅晶圓之上。相比行業(yè)主流的六英寸平臺，八英寸在面積效率、缺陷密度控制和厚銅工藝適配性方面具有優(yōu)勢，為銅互連的大規(guī)模量產(chǎn)提供了成本基礎(chǔ)。

掃碼加入

集邦化合物半導體

交流群

在電流承載能力方面，厚銅層提供了更大的導電截面和更低的薄層電阻，使電流能夠在芯片表面更均勻擴散，避免集中流經(jīng)鍵合根部形成局部熱點?；谠摲庋b平臺，芯片電流密度有望突破600A/cm2，可在相同芯片面積下承載更大功率，或在相同功率需求下縮小芯片面積。

功率循環(huán)壽命方面，銅互連因CTE更接近碳化硅、機械強度更高，在反復溫度循環(huán)中表現(xiàn)出更低的參數(shù)漂移。對于新能源汽車等車規(guī)級應用而言，這直接對應著更長的模塊使用壽命和更低的維護成本。

在故障工況承受能力上，銅互連通過優(yōu)化頂部結(jié)構(gòu)提高了芯片表面的熱擴散能力和熱容量，使瞬態(tài)大電流產(chǎn)生的熱量能夠更快擴散，避免局部熱點過早觸發(fā)熱破壞。更高的浪涌和短路承受能力為系統(tǒng)安全提供了更大的容錯窗口。

此外，銅互連也是功率模塊向嵌入式PCB封裝演進的技術(shù)前提。當芯片被嵌入PCB內(nèi)部后，傳統(tǒng)鍵合線結(jié)構(gòu)不再適用，需要通過銅填充過孔、銅柱或銅夾片等銅基互連結(jié)構(gòu)與電路層直接連接。芯片頂部若仍為鋁金屬化，將面臨鋁銅異質(zhì)界面的CTE失配和電化學腐蝕風險。派恩杰的頂部厚銅工藝使芯片頂部直接為銅層，可與PCB銅電路形成同質(zhì)連接。

圍繞碳化硅器件的封裝需求，派恩杰的先進封裝方案涉及三個維度：頂部散熱模塊實現(xiàn)雙面散熱架構(gòu)；銅互連覆蓋從晶圓級厚銅工藝到模塊級銅線鍵合的全鏈路；BGBM背面金屬化工藝確保芯片與基板之間底部互連的低熱阻和高可靠性。三者協(xié)同，形成從芯片正面、背面到模塊散熱的完整閉環(huán)。

當前，銅前金屬化和銅鍵合工藝已被國際頭部功率半導體企業(yè)定義為下一代車規(guī)級模塊的標配。派恩杰此次發(fā)布的碳化硅銅互連封裝工藝，已在晶圓級厚銅金屬化階段完成工藝開發(fā)，正在推進模塊級驗證和客戶導入。

集邦化合物半導體整理