三進制：前蘇聯實驗室的失敗產物，在華為手里重生了？

近日，國家知識產權局信息顯示，華為技術有限公司公布了一項名為“三進制邏輯門電路、計算電路、芯片以及電子設備”的專利（公開號CN119652311A），申請日期為2023年9月18日。這一創新性技術基于三值邏輯（如0、1、2或-1、0、1），支持加1、減1等基本運算。

該專利通過27種單變量函數簡化了電路結構，顯著減少了晶體管數量，并將功耗降低至傳統二進制邏輯門的三分之一。實驗室測試顯示，三進制芯片在AI訓練任務中速度提升47%，溫度控制在40℃以下，初步驗證了技術的可行性。

這一突破性進展為未來計算技術的發展提供了全新方向。

三進制邏輯的歷史與技術背景

三進制邏輯并非全新的概念。早在上世紀50年代，蘇聯莫斯科國立大學的研究人員就設計了世界上第一批三進制計算機“Сетунь”和“Сетунь70”。這些計算機利用平衡三元邏輯（-1、0、+1三種狀態）進行計算，展現了在同等運算能力下更低的成本和更高的效率。但受限于當時工藝水平，因散熱和穩定性問題未能普及。

Сетунь計算機

近年來，隨著摩爾定律逐漸逼近物理極限，科學家和工程師們開始重新審視多值邏輯的可能性。研究表明，三進制系統的信息熵約為1.585比特/符號，顯著高于二進制的1比特/符號。這種特性使其在特定場景下具備更高的計算效率和更低的能耗需求。

多國近年來重啟三進制研究。2019 年，韓國蔚山科學技術大學Kyung Rok Kim團隊實現基于三進制金屬氧化物半導體的節能芯片，并在《自然·電子學》（Nature Electronics）發表成果，三星隨后展開驗證。

開發三元金屬氧化物半導體的韓國科技團隊

華為2023年提交的專利正是在這一背景下誕生，通過現代 CMOS 工藝優化，成功解決了歷史難題，成為首個將三進制推向產業化的科技巨頭。 

華為三進制專利的核心創新

1. 三值邏輯的電路設計

華為的三進制邏輯門電路基于三值邏輯（0、1、2或-1、0、1），通過創新的電路設計實現了輸入邏輯值的加1、減1等基本運算。該設計利用三值邏輯的27種單變量函數，簡化了電路結構，減少了晶體管數量，從而降低了功耗和芯片面積。

2. 晶體管數量與功耗的顯著降低

實驗室數據顯示，三進制邏輯門電路可減少約40%的晶體管數量，功耗降低至傳統二進制邏輯門的三分之一。這種能效比的提升對于現代計算設備（如AI芯片、移動設備和數據中心）具有重要意義，若推廣至數據中心，10% 的設備采用該技術可年減碳 1.2 億棵樹等效量，單機柜年省電超 10 萬度。

3. AI訓練性能的提升

在AI模型訓練任務中，三值邏輯天然貼近人類思維（如 “是、否、可能”），三進制芯片表現出顯著的性能優勢。在 AI 決策、模糊控制等領域具有獨特優勢，實驗室測試顯示，其訓練速度相比傳統二進制芯片提升了47%，同時芯片溫度始終控制在40℃以下。這一結果表明，三進制技術在高負載計算任務中具有更高的穩定性和效率。

附華為專利部分圖示：

三進制技術的應用前景

1. AI芯片與加速器

三進制邏輯在AI領域的應用前景尤為廣闊。通過減少晶體管數量和功耗，三進制AI芯片可以在有限的功耗預算下提供更強的計算能力，從而加速深度學習模型的訓練和推理任務。

2. 通信與嵌入式設備

三進制邏輯還可以應用于通信設備和嵌入式系統。例如，三進制內容可尋址存儲器（TCAM）可以提升路由器的查表效率，而三電平信號總線可以增加數據傳輸帶寬，減少編碼/解碼步驟。

3. 低功耗物聯網設備

在物聯網領域，三進制邏輯的低功耗特性使其成為理想選擇。三進制微控制器（MCU）可以在有限的電池供電下完成更復雜的邏輯任務，從而支持邊緣AI和實時信號處理等應用。

挑戰仍然存在

盡管三進制技術展現出巨大的潛力，但其大規模應用仍面臨一些挑戰。首先，三進制邏輯需要與現有的二進制系統兼容，這需要開發高效的三進制-二進制轉換電路；其次，三進制生態適配需重構編程語言、編譯器及 EDA 工具鏈，推動行業標準制定；三進制芯片的設計和制造需要調整現有的半導體工藝，例如引入多閾值電壓晶體管（Multi-Vt CMOS）或電阻分壓網絡。

雖然英特爾、AMD等傳統芯片巨頭對非二進制架構持觀望態度，可能延緩行業標準制定進程，但隨著技術的不斷進步，這些挑戰有望逐步克服。

華為的三進制技術被視為對現有計算范式的顛覆。傳統二進制芯片依賴 “堆料” 提升性能，而三進制通過底層邏輯革新，在相同工藝節點下實現更高能效。此舉可能對英偉達等依賴規模擴張的企業形成競爭壓力。