臺積電開發1.4納米工藝，未來發展極限是什么？

近幾年，“摩爾定律面臨失效危機”的聲音不絕于耳。根本原因在于隨著芯片設計及工藝越來越小，芯片制造工藝不斷接近物理極限和工程極限，芯片性能提升也逐步放緩，且成本不斷上升。然而，近日，芯片代工龍頭臺積電宣布開始開發1.4納米工藝之后，引發了業界對先進芯片工藝技術的質疑。從另外一個層面來看，這在一定程度上也是臺積電對三星宣稱在2025年量產2納米工藝技術的回應。

面對業界的質疑聲，目前以臺積電、三星等為代表的芯片代工廠商似乎仍在努力突破極限，為摩爾定律“續命”。預計，相對IBM以通過改進結構實現2納米試產，臺積電的1.4納米工藝技術預計還將利用聯合臺大、麻省理工共同研發出的一種新型半導體材料——半金屬鉍，以采用新材料的方法改進互聯接觸點，來實現先進芯片工藝技術的突破。那么，隨著技術工藝無限接近硅晶體管的物理極限，未來芯片的發展極限是什么呢？

GAA成跨越3納米最佳工藝選項

當前，以5G、AI、元宇宙等為代表的新興科技產業快速崛起，對低功耗、小尺寸、異質整合及超高運算速度的芯片架構技術提出了更高的要求，也成為芯片巨頭決勝的重要手段。然而，剛剛跨過5納米技術節點，臺積電、三星、英特爾又在3納米及以下展開了新的先進工藝競賽。

實際上，自英特爾于2012年在22納米芯片引入創新立體架構的“鰭式晶體管”（FinFET）之后，全球半導體業者都在此基礎上進行研發更先進的芯片。目前最先進的5納米工藝也是采用FinFET 架構來制作。而臺積電在FinFET 技術架構上拔得頭籌，于2020年成功投入量產。不過，隨著技術工藝微縮至3納米時，FinFET從架構上已很難滿足要求，因為會產生電流控制漏電的物理極限問題。

那么，進入3納米及以下工藝，要用什么新工藝繼續提升晶體管密度呢？答案就是繼續“立體化”。簡單來說：如果能將晶體管像積木一樣堆疊起來，那么就能有效減少電路的占位面積，那么晶體管的密度或許就能翻倍。新的工藝——GAA工藝（Gate-All-Around，全環繞柵極晶體管）就是沿著這個思路而誕生的。

盡管臺積電也曾表示，3nm芯片量產時間為今年下半年，并且鑒于成本和新工藝磨合問題，將繼續采用FinFET工藝，但從原理上來說，要想基于硅基芯片在單位面積的芯片上放下更多的晶體管，以3納米工藝為節點，基本上是要放棄FinFET架構，需要采用新的GAA工藝挑戰摩爾定律極限。何況此次臺積電又目標指向1.4納米工藝技術。

這里順便介紹一下GAA工藝。我們可以把GAA工藝理解成目前FinFET的升級版，其相關的想法最早在1988年被提出。這項技術允許設計者通過調整晶體管通道的寬度來精確控制性能和功耗，而較寬的材料便于在大功率下獲得更高的性能；而較薄的材料可以降低功耗。GAA在從構造上主要有兩種形態，都可以實現3nm，取決于具體設計：一是環繞式閘極場效晶體管（Gate-All-Around FET ；GAAFET ），采用三層納米線來構造晶體管（nanowire），柵極比較薄；二是三星已經采用的MBCFET（Multi-Bridge-Channel）晶體管結構（多橋溝道場效應管），其使用納米片構造晶體管，將原有FinFET工藝中鰭狀改良成多路橋接鰭片，截面為水平板狀或者水平橢圓柱狀。據悉，三星已經為MBCFET注冊了商標。

根據國際器件和系統路線圖(IRDS)規劃，在2021-2022年以后，FinFET結構將逐步被GAAFET結構所取代。該架構即通過更大的閘極接觸面積提升對電晶體導電通道的控制能力，從而降低操作電壓、減少疏漏電流，有效降低芯片運算功耗與操作溫度。相對而言，GAAFET技術將溝道四側全部包裹，FinFET的柵極僅包裹溝道三側。

據悉，GAAFET 的芯片架構相比于FinFET，能以更小的體積實現更好的功耗表現，實際可縮減45%芯片面積、同時降低50%的能耗。至于1.4納米工藝技術，臺積電必然也會采用GAAFET 架構，并藉由導入低維度高電子遷移率材料以及特殊絕緣層材料等，來強化其在先進工藝的競爭優勢。GAAFET架構儼然已成為下一世代延續摩爾定律的最佳選項。

臺積電的“半金屬鉍”方案

有人認為，摩爾定律的核心是物理極限、散熱和成本。

大家都知道，摩爾定律并不是一條科學法則，把硅片上的晶體管越做越小是會遇到物理極限的。然而，這個極限尺寸具體是多少，產業界其實也一直在摸索。盡管GAA立體晶體管結構可為摩爾定律續命，但遲早有一天不斷微縮的晶體管將逼近物理極限，特別是晶體管的特征尺寸——柵極寬度已經小到真的很難控制了。目前來看，無論是結構上的創新，還是新材料的引入，2納米都將是一個非常關鍵的節點。然而，臺積電提出開發1.4納米工藝，似乎在進一步挑戰這個物理極限。

當然，除了物理極限的問題，我們還要考慮散熱的問題。我們想象一下，上百億的晶體管集成在一個極度狹小的空間里，任何電流經過都不可避免地帶來熱量。如果我們不斷提升晶體管的數量，那么熱量的問題就變得更加棘手。目前芯片的熱量主要來自兩個方面：一是晶體管本身工作時帶來的熱量；二是金屬互聯層帶來的熱量。為此，產業界在尋找各種性能更佳、可替代硅晶體管的材料同時，還需尋找現有金屬互聯層的替代材料，包括阻擋層、接觸點材料等。

而臺積電預計將利用一種新型半導體材料——半金屬鉍，來實現1.4納米這個新的極限尺寸，以及解決金屬互聯的散熱問題。2021年5月，麻省理工學院（MIT）的孔靜教授領導的國際聯合攻關團隊探索了一個新的方向：使用原子級薄材料鉍（Bi）代替硅，有效地將這些2D材料連接到其他芯片元件上。隨后，臺積電技術研究部門將鉍（Bi）沉積工藝進行優化，臺灣大學團隊則運用氦離子束微影系統將元件通道成功縮小至納米尺寸，最終這項研究成果獲得了突破性的進展。這種材料被作為二維材料的接觸電極，可以大幅度降低電阻并且提升電流，從而使其能效和硅一樣，為未來實現半導體1nm工藝指明了新的發展方向。

當然，芯片工藝每一步的突破都是非常艱難的。盡管臺積電在1.4納米這個極限尺寸上已經有了結構和材料上的支撐，將解決二維材料高電阻、低電流等問題，但要真正實現量產，預計遇到的困難要比想象的更多，比如制造2納米工藝還需要光刻設備支撐。

不過，除了物理極限、散熱的問題，我們也需考慮研發的成本與代價的問題。也正如上文所有闡述，我們都只盯著工藝節點的尺寸和方案的可行性，卻忽略了成本的問題。然而，根據完整的摩爾定律定義，集成電路上可以容納的晶體管數目在大約每經過18個月便會增加一倍，同時成本不明顯增加。

隨著新的工藝研發和生產投入越來越大，提高新工藝的性能越來越不具性價比，甚至新的產品研發工藝實現成本之高，已經到了任何一個10億級用戶以下的市場都消化不了的階段。正如有人評價，“半導體工藝達到5納米時，其實已經接近硅基材料的極限，再更進一步到達3納米及以下，投入的研發代價將非常巨大。生產出來的芯片，還是否具備市場推廣價值都很值得懷疑。按照現在的形勢發展下去，1納米大概夢里才有！”

據悉，一條7納米晶圓廠生產線,不算很復雜的話,其投資總金額超過100億美元。那么，5納米，3納米，2納米呢？ 如果不考慮成本因素，摩爾定律似乎依然還可以沿著既有的軌道運行，但是如果加入成本的考量，摩爾定律就不是何時終結的問題，而是早已終結了很多年。因此，只有存在一個足夠大到能養活先進工藝芯片的市場，才是這場半導體先進工藝爭奪戰的根本意義所在。

未來芯片發展的“曙光”

如果要說未來芯片發展方向是什么？答案有兩個：一是改進；二是創新。

首先談一下改進的問題。目前改進的大方向有三個：工藝技術的提升、研發新架構、先進封裝技術。整體來看，基于硅基的工藝技術的提升以及研發新架構、先進封裝技術對提高芯片的性能的空間已不大，而且要實現真正量產還需要從器件架構、工藝技術、設備與材料等方面綜合解決。

同時，未來對芯片的算力要求必定會越來越高，而通過改進的方式提高芯片性能的方法肯定也有“算力不從心”的時候。想要芯片計算能力有突破性的進展，改進是不夠的，只有創新。而目前看來，兩個創新的方向是比較有希望的：碳基芯片和量子芯片。

先談一下碳基芯片。當硅基芯片突破1納米之后，量子隧穿效應將使得“電子失控”，芯片失效（確切地說，5納米甚至7納米，就已經存在量子隧穿效應）。這種情況下，替換芯片的硅基底，也許是芯片進一步發展的可行出路之一。除了美國之外，一些國家提出利用拓撲絕緣體、二維超導材料，也有國家提出采用化合物半導體，比如氮化鎵，而中國似乎更看重碳基芯片。

目前，科學界普遍認為碳納米管自身的材料性能遠優于硅材料，而碳管晶體管的理論極限運行速度可比硅晶體管快5～10倍，而功耗卻降低到其1/10。同時，基于碳納米管的碳基電子技術歷經二十余年發展，在材料制備、器件和晶體管制備等基礎性問題中也已經取得了根本性突破，其產業化進程從原理上看已經沒有不可逾越的障礙。

早在2013年，美國斯坦福大學就制造出了第一臺碳納米管計算機；而到了2019年8月，美國麻省理工學院發布了全球第一款碳納米管通用計算芯片，里面包含14000個晶體管。《自然》雜志當時連發三篇文章推薦這項成果，可見當時的轟動性。不過，相對手機芯片動輒上百億個晶體管的規模，14000個碳晶體管還是差得很遠。目前，碳基芯片性能確實超越了同規格的硅基芯片，但制作工藝還遠遠不如硅基芯片成熟，即制造出高純度、高密度、排列整齊的碳納米管陣列。

在這里，我們要特別提一下北京大學彭練矛院士和張志勇教授團隊的科研成果——純度大于99.9999%的8英寸半導體碳納米管晶圓材料、碳基CMOS邏輯電路芯片、柔性碳基芯片。這可能是最接近實用化的關于碳基芯片的研究。因此，盡管碳基芯片商用還有一段距離，但碳基芯片的未來確實很值得期待。

除了碳基芯片之外，量子芯片也值得關注。我們可以想象一下，在未來更高算力要求下，即使傳統的電子芯片集成精度小到原子尺寸，即逼近經典宏觀物理的臨界點，也無法滿足實際需求之后，那該做怎樣的選擇？那必然是從微觀世界的角度去尋求突破。在“后摩爾時代”，不少科學家將寄希望于量子計算。

量子芯片突破了經典集成電路基于二值邏輯的運算規則，轉而采用量子位，其集成有大量的量子邏輯單元，可以執行量子信息處理過程，在諸如量子化學模擬、量子人工智能等諸多領域具有巨大的潛力，有望突破傳統計算機的算力極限。但是量子計算機仍處于實驗室探索階段，而且對環境要求極為苛刻，距離真正的商用，也還有很長的一段路要走。

因此，目前來看，碳基芯片更有可能成為摩爾定律失效后芯片計算力的突破口，也將成為未來芯片發展的新曙光。我們也可以這樣理解，“摩爾時代的結束，也將是一個新時代的開始。”