Imagination剛剛發布了E-series GPU?IP新品，架構改進開始真正偏向AI計算——但它和市面上現有的解決方案又有所不同… ...

面對美國商務部設定的 “算力閾值”（單精度浮點算力≤1.12 PFLOPS），英偉達陷入兩難困境。是繼續沿用 GPU 架構，還是向 ASIC路線？ ...

全新PXI與PXIe仿真模塊支持高達130,000轉/分鐘的旋轉速度，滿足新一代伺服系統測試需求 ...

生成式 AI 技術推動產業格局重塑，大語言模型等成為技術發展的核心方向。AI從云端向端側延伸，對高性能、低延遲、本地處理能力的需求日益迫切，也折射出了當前算力產業面臨三大痛點…… ...

針對分拆傳聞，索尼半導體部門發言人表示 “對市場猜測不予置評”，并強調集團將在 5 月 14 日發布 2024 財年年報時披露更多業務細節。 ...

提供從芯片設計、驗證到車規認證的一站式定制化服務 ...

Arteris的片上網絡（NoC）IP技術優化了芯片內通信流，為SoC設計提供卓越的性能、面積效率與功耗表現。 ...

半導體產業正經歷一場由人工智能(AI)崛起以及傳統摩爾定律放緩所驅動的關鍵轉型。如何在滿足前所未有的AI算力需求的同時，還可解決能效、安全性與可靠性等關鍵挑戰，正成為全行業關注和討論的重點。 ...

隨著人工智能、云計算和5G技術的迅猛發展，傳統銅互連技術已逐漸逼近其物理極限。但光互連技術憑借其高帶寬、低損耗和長距離傳輸優勢，正從數據中心邊緣向核心滲透，而SerDes?IP與線性驅動光學的創新結合，正在加速這一轉型進程。 ...

Rambus日前宣布推出其下一代CryptoManager安全IP解決方案，包括信任根(Root?of?Trust)、中樞(Hub)和內核(Core)系列。新方案還支持多項安全方面的國際認證，包括FIPS、SESIP、PSA以及ISO?26262/21434等，用以滿足客戶對于這些安全認證的需求。 ...

以AI為中心的預測性SPICE EDA工具有望大幅提高電路設計效率。這些工具消除了放置元件、輸入命令、保持設計流程正常進行、編寫腳本、搜索電路庫等需求。然而，以AI為中心的預測性SPICE工具不會止步于此。 ...

當前AI眼鏡市場主流芯片方案，大致分為三類典型路線：“大而全”、“小而精” 、中間型…… ...

“標記化（Tokenization）”為 “將傳感器模態轉化為神經編碼的過程”，其核心價值在于將圖像、語音等多模態數據歸一化為統一的低維向量表示，實現跨設備高效傳輸與處理。 ...

可穿戴設備功能的膨脹必須直面物理法則的天花板——如何在10-30g的狹小空間內，實現從實時翻譯到手術導航的多模態功能？ ...

提供多層架構，具備逐級遞增的功能與安全性，實現業界領先的客戶靈活度；支持FIPS、SESIP、PSA及ISO?26262/21434等多項國際認證，加速產品上市進程；配備業界頂尖的防篡改技術與量子安全保護，防范當前及未來的網絡威脅 ...

GCNano3DVG GPU IP引入了內容感知渲染，以提升可穿戴應用的圖形處理效率 ...

戴偉民在致辭中強調，“超輕量（30 克以下）與超低功耗是 AR 眼鏡商業化的核心門檻”。 ...

Cadence?在業內率先推出?eUSB2V2?IP，此?IP?基于先進的臺積公司?N3P?工藝，符合最新的嵌入式?USB2?版本?2?標準，可以為筆記本電腦、AI?視頻設備和先進的圖像信號處理器（ISP）系統提供前所未有的功能。 ...

低功耗且緊湊的設計便于快速集成至先進的多媒體SoC ...

如今，Neoverse?技術的部署已達到了新的高度：2025?年出貨到頭部超大規模云服務提供商的算力中，將有近?50%?是基于?Arm?架構。 ...

該芯片集成 5900 個晶體管，突破二維半導體電子學工程化瓶頸，不但實現國際上二維邏輯芯片最大規模驗證紀錄，還具備單級高增益和關態超低漏電等優異性能，達到國際同期最優水平。 ...

通過智能優化ISP設置，精準匹配目標視覺感知引擎，實現卓越的目標識別性能 ...

經過了2023、2024兩年的半導體下行周期后，MCU已經幾乎“觸底”了，2025年我們理應期待一下反彈。 ...

通過收購銳成芯微，概倫電子可快速切入高毛利的IP授權市場，優化收入結構。 ...

RISC-V今年生態發展水平如何？來看一組數據和一個具體的CPU IP... ...