18A工藝的Panther Lake處理器技術解析：明年的筆記本性能前瞻...

雖然電子工程專輯過去大半年都沒寫過任何Panther Lake的技術展望與解析，但這代PC處理器產品對Intel公司未來發展至關重要的屬性，想必是絕大部分關注Intel的讀者都十分清楚的。

尤其Panther Lake將首度搭載Intel 18A工藝——包含RibbonFET晶體管結構（GAAFET）和PowerVia背面供電技術的應用。18A工藝能否按期量產，都相關于市場對這家公司的發展信心，也相關于企業競爭力與營收數字。

可以說這一代酷睿Ultra處理器和同代的至強處理器，對Intel而言都關乎命運未來。我們此前就撰文提過Intel 18A工藝能否準時交付對現如今Intel的意義已經不單是展示技術先進性這么簡單了。最近的媒體會上，高嵩（英特爾公司客戶端計算事業部副總裁兼中國區總經理）再度談到預計明年年初，OEM廠商就會有搭載Panther Lake處理器的筆記本與PC產品上市。

雖然現階段還沒有這一代酷睿Ultra處理器的具體產品信息公開，但對Panther Lake的架構與工藝有個基本了解，也有利于我們對明年的PC產品做前瞻，同時也能更明晰Intel在PC處理器這一基本盤內，是否還有足夠的競爭力。

本文篇幅較長，可按照需要做選擇性閱讀（若不關心實現細節，可僅閱讀每個章節的開頭部分）：

• Part 1 制造（Intel 18A）與封裝（Foveros）工藝
• Part 2 架構與定位綜述
• Part 3 CPU升級
• Part 4 iGPU升級
• Part 5 NPU與總結

先談談制造與封裝工藝

因為這大半年來，個人行程安排實在太滿，很難騰出空余時間來關注Panther Lake的各路傳言信息；加上Intel在最近一次媒體會上公開有關Panther Lake的信息，在我們看來也遠遠稱不上“干貨”，所以本文只能從面上簡單談談此系處理器新品。

首先來看看Panther Lake芯片的制造工藝與2.5D/3D先進封裝技術。Panther Lake沿用了酷睿Ultra一代（Meteor Lake）以來基于chiplet的設計，整顆芯片包括有計算模塊（compute tile）、圖形模塊（GPU tile）、平臺控制模塊（platform controller tile）、基礎模塊（base tile），以及用于結構填充和支撐的填充模塊。

可能是吸取Arrow Lake（酷睿Ultra 200S/H系列）和Meteor Lake（酷睿Ultra一代）的經驗，這代芯片的分片方式顯然保守了不少。CPU、NPU、媒體與顯示引擎、IPU、內存控制器等關鍵組成部分都位于計算模塊之上；圖形模塊也就是iGPU；平臺控制模塊有IO與連接相關的IP（如Wi-Fi, 藍牙, PCIe等）。

所有die/chiplet，都藉由2.5D Foveros-S先進封裝“縫合”到一起。不過Intel仍舊表示，這代產品有著不錯的規模化（scaling）能力，借助模組與內存組合可覆蓋不同價格區間的終端產品，而且藉由縮放就能面向PC以外的應用。這似乎也一定程度相關于Intel的scalable fabric以及die-to-die互連方式。

前道制造工藝方面，Intel的官方資料提到，Panther Lake的計算模塊（compute tile）采用Intel 18A工藝，圖形模塊（GPU tile）基于Intel 3；平臺控制模塊（Platform contoller tile）則無意外地仍然采用外部foundry廠的方案——這片die的具體工藝是臺積電N6。

不過還有一則信息提到：最高配規格16個CPU核心版本的Panther Lake——后文的參數列表會提到——其中的圖形模塊（12個Xe3核心）會采用臺積電N3E工藝。這可能一方面表明了Intel 3工藝產能并不理想；另一方面也表明Intel 3可能是個與臺積電N3E，在器件物理尺寸上很相近的工藝——不要認為這是廢話，不同foundry廠的工藝節點即便名字里頭的數字一樣，也不能代表它們的器件物理尺寸一致甚至相近。

同時，我們也看到Intel Products業務現在似乎更多地開始對同一種設計采用multi-foundry的方案（iGPU一邊用自家工藝，一邊用臺積電工藝；此前Arrow Lake也有相似策略），體現的的確是設計方法標準化及相比從前的轉向——不知道是否如此前Intel Foundry所說，在嘗試多foundry設計規則的某種抽象。

這里稍微談一談Intel 18A工藝：雖然網上有關18A工藝的熱議不少，但我們目前尚不掌握任何18A工藝的CD關鍵物理尺寸信息，也就更不可能知道晶體管密度之類的數字，尤其大部分讀者可能會關心Intel 18A與競爭對手的2nm或其他節點對比——待Panther Lake上市，或許會有相關發現。

本次媒體會上，Intel針對18A工藝實則只說了兩點（1）RibbonFET，也就是GAA（Gate-All-Around）柵極四面環抱的器件結構；（2）PowerVia背面供電技術的采用。

其實電子工程專輯對于這兩個技術已經寫過不少技術文章。畢竟在<2nm工藝節點的時代，GAAFET器件結構、BSPDN背面供電網絡這兩個技術點本來就是三家尖端制造工藝foundry廠爭奪的焦點。不止是Panther Lake，面向數據中心的至強處理器（Clearwater Forest）也會采用這些技術。

RibbonFET是Intel的GAAFET器件名稱：相較于此前的FinFET，nanosheet電流通道橫置——被柵極從四面環繞，實現更好的溝道控制。

RibbonFET似乎總共有4片nanosheets，一直以來的宣傳圖都展示了這一點——不過這次Intel提到GAA結構的價值還在于nanosheet的寬度、層數“都是可以調節的”，“搭配工作電壓不同閾值，同一個工藝平臺可以衍生出不同優化方向的晶體管規格，給客戶提供良好的設計自由度，包括高性能、低功耗的選擇”——這是從foundry廠的角度談GAAFET的價值。

另外據說18A節點的RibbonFET“重新定義了晶體管控制的邏輯，為下一步尺寸縮減預留了空間”，為“后續節點延展”做好了準備。

PowerVia作為Intel的BSPDN解決方案應用于18A，也就讓18A節點成為市面上最早商用背面供電的產品——我們此前報道過，臺積電和三星代工很快也會跟進。將供電軌移到晶圓背面之后，Intel提供的數據是，密度和單元利用率提升10%，同時因為供電給晶體管的路徑更短，所以從封裝到晶體管的壓降減少了30%，“尤其為高頻電路提供干凈的電流”。

Intel表示“柵極環繞技術釋放晶體管的潛能，背部供電技術掃清了供電上的障礙，結合RibbonFET與PowerVia兩項技術，共同支撐起了Intel 18A工藝在密度和能效上的同步提升”。因為電子工程專輯對這兩技術的撰文已經不少，本文不再深入探討。

相對數據方面，Intel 18A相較Intel 3每瓦性能提升>15%，單位性能功耗降低>25%；另外芯片密度實現了30%的提升。掌握Intel 3工藝相關數字的讀者，或許有機會大致判斷，Intel 18A具體達成了怎樣的晶體管密度提升——感覺在chiplet時代，具體在封裝層面的收益還是很難做出簡單判斷的。

另外Intel還給出了工藝的HVM預期，雖然PPT中的缺陷率也只是個相對值、沒有標尺，但Intel明確了“相比同時期，18A的良率大于或等于此前的每一代節點；預計今年第四季度就能達成大規模生產的良率目標，全面進入高產能生產階段”；包括實現18A工藝量產的“美國亞利桑那Fab 52晶圓廠本月已經全面投入運營”。

最后也稍微談一談Panther Lake后道封裝的Foveros-S工藝。長期關注電子工程專輯的讀者對于Foveros一定也是不陌生的，這是Intel的2.5D/3D先進封裝技術名稱，可類比臺積電的CoWoS技術方向。

Foveros-S/R/B都屬于2.5D封裝方案，不同變體的差異在于Panther Lake所用的Foveros-S采用了硅中介（silicon interposer）；而Foveros-R的R代表了RDL重排布層；Foveros-B可將硅橋（silicon bridge）與RDL結合。

這張圖提供了Foveros 2.5D的關鍵數據，包括bump pitch（凸點間距）<25μm，C2C能耗效率0.5pJ/bit等。Foveros-S是早在2019年就開始量產的技術。值得一提的是，Clearwater Forest已經開始應用Foveros Direct封裝方案，也就是Intel的混合鍵合3D垂直堆疊方案——還是比我們預想得更快的。

Panther Lake芯片：接棒輕薄本、全能本

Intel對于Panther Lake的定位是：兼具Lunar Lake（酷睿Ultra 200V）的能效與Arrow Lake（酷睿Ultra 200H）的性能的處理器產品。

Panther Lake的確應當屬于Lunar Lake與Arrow Lake-H這兩條產品線的繼任者——也就是說明年的輕薄本、全能本處理器會由Panther Lake擔綱主力；更高性能定位的Arrow Lake-HX/S——游戲本與臺式機處理器，應該會由Arrow Lake Refresh接替（不過明年臺式機的CPU產品線預計會更復雜，不在本文探討范圍內，不再深入）。

雖然Panther Lake的產品信息尚未公開，但Intel已經給出了基于核心數量、IO與內存支持的基本配置信息，如下圖所示：

理論上接替Lunar Lake或者說面向超輕薄本的處理器應該是最左邊的Panther Lake 8核CPU版，iGPU總共4個Xe核心，內存支持為LPDDR5X-6800和DDR5-6400，12個PCIe通道；

而接替Arrow Lake-H、將主要應用在全能本上的Panther Lake則為16核CPU版——也切分了不同的iGPU核顯規格，分有4個Xe核心版與16個Xe核心版；最高內存規格支持也有差異，分別為LPDDR5X-8533/DDR5-7200與LPDDR5X-9600...PCIe通道數也分成了20與12條。

有兩點值得單說：（1）8核版的Panther Lake雖然看起來是接替Lunar Lake的，即負責高能效、長續航的輕薄本。但實際上其CPU之外的規格堆料是不及Lunar Lake的，尤其iGPU和內存支持上。我們認為這對輕薄本受眾而言反而是更合理的，因為輕薄本用戶通常不會特別在意游戲及專業圖形類需求。

但需要指出的是，Panther Lake全系都沒有再沿用Lunar Lake那種將DDR內存納入處理器封裝的方案，而且應該也沒有延續PMIC這種中心化的供電與管理解決方案——可能也是基于成本的考量。

雖然Intel在宣傳中也提到Panther Lake的能效表現出色，或者說“延續Lunar Lake能效表現”，但暫未提及Panther Lake在系統閑置狀態下的功耗情況。而取消片上內存、PMIC設計，就讓我們比較在意Panther Lake輕薄本的續航是否還能達到Lunar Lake的程度。

有關低功耗設計，前兩代的Low Power Island（低功耗島）設計思路得以延續——這是個單獨電源域、芯片之上的一部分，低功耗能效核LP E-core就位于該島——也沒有接入L3 cache。后文會提到，Panther Lake的LP E-core架構換代Darkmont。

不知道在新工藝節點（尤其PowerVia技術也能節約功耗）和核心IP升級帶來效率提升，但拋棄片上內存、PMIC設計的情況下，Panther Lake能否為筆記本的續航帶來提升或至少持平——這是輕薄本用戶都很關心的問題。

（2）16核Panther Lake兩個版本，以iGPU核顯規格區分。其中4個Xe核心的版本，猜測更多應該是準備搭配獨顯的——尤其給到的PCIe通道也相對充沛；而12個Xe核心的版本顯然強調了核顯性能——應當是目前所有PC處理器之中最強核顯之一（拋開隔壁Strix Halo這種標志性意義大于實際意義的產品不談）。

兩個不同版本的16核Panther Lake不是通過制造過程中的binning process得來，因為Intel渲染的宣傳圖出現了3種不同的die（如上圖），對應8核版、16核4Xe版、16核12Xe版（還是多foundry方案，這真的不會大幅增加成本嗎？）。

（3）有關CPU異構核心，Panther Lake的CPU部分仍舊延續了性能核P-core + 能效核E-core + 低功耗能效核LP E-core的方案。P-core代號Cougar Cove，E-core和LP E-core代號Darkmont，用于取代上一代的Lion Cove和Skymont。后文會更詳細地談到這兩種核心。

8核版Panther Lake為4 P-core + 4 LP E-core的方案，而16核版則為4 P-core + 8 E-core + 4 LP E-core。16核版的P-core相較上代少了2個，而LP E-core多了2個——從Intel提供的多線程性能數據來看，這也沒有影響到Panther Lake的多線程吞吐能力。

仔細觀察不難發現，Panther Lake的LP E-core也是Darkmont，相較Arrow Lake的LP E-core（Crestmont）更新了兩代，則多線程性能、整體能效提升應該是可預期的...

我們針對其中的關鍵信息，做了兩張相比上代芯片的對比表格，如上圖所示。除CPU、GPU之外的其他信息還包括NPU架構換代，算力應該是保持了全系一致（50TOPS）；

另外還有此處沒有列出的集成的IPU換代（IPU 7.5）——用于攝像頭視覺信息處理的ISP；無線連接MAC控制和配套軟件，加入Wi-Fi 7 R2功能支持，支持藍牙LE Audio低功耗音頻、藍牙6信道探測、雙藍牙，以及引入新版無線連接套件ICPS 5.0...這部分內容本文不做展開。

CPU：核心IP改良、調度機制換新

如前所述，Panther Lake的CPU部分換用了兩種新的核心IP：Cougar Lake和Darkmont，用去替換上代的Lion Cove和Skymont。從介紹來看，Cougar Lake和Darkmont應當都屬于基于前代核心的改良款。

直接來看兩種核心IP改良帶來的性能與能效提升成果，如下圖所示：

單線程性能方面，Intel的數據是相較Lunar Lake和Arrow Lake-H，在相似性能之下功耗降低>40%，同功耗下則可提升>10%的性能——這代表的就是Cougar Lake的能力了。多線程性能方面，對比Lunar Lake，相似功耗下Panther Lake性能至多提升>50%，而同性能功耗降低至多>30%——表明這代E-core的表現也是很亮眼。（基于SPECrate2017_int_base）

看這兩份數字都還算理想的。不過Intel沒有給出峰值性能提升數字。實際上關乎峰值性能的，在于Panther Lake處理器的核心頻率高低。這也直接關乎到Intel 18A工藝的實際水平；就只有等酷睿Ultra新品問世時才有機會知曉了。

更具體地，針對性能核Cougar Cove，Intel列出的關鍵提升有：18個執行端口；共享的L3 cache增大到18MB（Lunar Lake為12MB）；“基于AI的電源管理”——“基于用戶使用對CPU負載的動態變化，更好地調配資源，及時響應負載變化”；

TLB size增大；分支預測增強；內存消歧（memory disambiguation）達成對存儲敏感型負載的效率提升；16.67MHz更精準的時間間隔；PPA優化；還有微架構的其他調整，包括拆分亂序引擎、更廣泛的調度等...

Intel在宣傳中著重強調了Cougar Cove的三項改進：內存消歧、TLB、分支預測提升。內存消歧旨在提升存儲敏感型負載的性能核效率：在當代CPU的亂序執行過程中，load和store也就是讀和寫指令可能存在前后相關性；內存消歧就是用來預測和決策load是否依賴于上一個store操作的機制，也就提升了效率。

Intel對于Cougar Cove之中的內存消歧是這么說的：“它能精準預測哪些操作可以并行執行，哪些存在真實依賴。一旦預測錯誤或檢測到實際沖突，它能以極快的速度進行恢復（recovery），確保程序的正確性。”最終起到提升CPU與內存之間帶寬利用率的目的。“相比Lion Cove做了更好的提升，消歧技術性能更可靠，細節更準，恢復更快。”

TLB本身無需多做解釋了，Cougar Cove令TLB容量達成1.5倍提升，主要是因為Intel 18A工藝提升了器件密度，也就有機會塞下更多的資源；更大的TLB有利于降低TLB未命中率、實現更大的內存區域覆蓋，對于存儲敏感型應用也產生正面價值。只是不清楚Cougar Cove的TLB層級結構是怎么設計的。

分支預測的提升，主要是“繼承Lunar Lake中新穎BPU方案”，基于該方案“進一步提高準確性”，并“增加結構容量以降低延遲”。

能效核Darkmont在Panther Lake之上肩負了更大的多線程性能使命，畢竟這次的P-core數量不及上代多了。不過Intel也提到Darkmont在低功率釋放區間，能夠以更低的功耗達成相較Raptor Cove（酷睿13、14代CPU的核心）的更高性能（SPECrate2017_int_base，固定頻率，且不考慮存儲子系統影響）。

強調有關Darkmont核心微架構的亮點涵蓋：保留26個調度端口；同樣引入內存消歧；4MB L2 cache，維持128B/cycle帶寬；提升nanocode性能；以及分支預測、動態預取器控制、深度隊列提升等。

其中，內存消歧與Cougar Cove的改進相似；分支預測則通過“提升容量預測更穩”，“提高準確性降低延遲”；“引入動態的pre-fetcher控制，根據負載變化來動態響應”，甚至節約功耗；

而nanocode作為相比microcode更低一個層級的指令，實則是在Skymont核心中就引入的——它實現了更靠近硬件、更高效的資源分配——Darkmont的優化在于nanocode覆蓋了更多的指令，“以前只能針對某幾種類型的負載，而Panther Lake在更多場景中實現了覆蓋，能夠更充分發揮能效核的性能和能效。”

拔高視角、從SoC層級來看，Intel還提到了三點：（1）Panther Lake的E-core接入了L3 cache——雖然聽起來是廢話，這一條主要是比對 Lunar Lake的LP E-core沒有接入L3 cache，強調Panther Lake的E-core有著更強的性能；不過話說回來，Panther Lake的LP E-core作為低功耗島的一部分，其實也沒有接入L3 cache。

（2）只不過相比Meteor Lake和Arrow Lake，Panther Lake的LP E-core的L2 cache容量翻倍——LP E-core也因此能承載更多工作，不致如Meteor Lake時期那般不堪用。

（3）和Lunar Lake一致，保留了8MB memory-side cache（類似于system level cache，上圖左下角）——不同處理器都可以訪問，不過據說Intel針對這部分的充分利用還在做更進一步的調優；內存控制器也保留在了計算模塊上——Arrow Lake飽受詬病的一點也在于內存控制器與CPU核心位于不同的兩片die。

還有一些數據一致性機制的調整都旨在減少多核心或多die訪問相同數據時的同步問題，也讓系統層面未來有機會擴展到更高的核心數目。另外，國內媒體會上，Intel沒有再談封裝層面的一致性機制：從外媒的報道來看，若上升到封裝層級，據說某些需要跨die的共享工作負載（如視頻編碼、GPU加速的計算負載）也能夠直接以共同數據結構的方式，連接不同處理單元，也不需要維護單獨的內存拷貝。

具體情形未知，未來有機會我們可就系統級的更多優化機制再做深入探討。

對應的，基于CPU核心與微架構調整，Intel Thread Director（硬件線程調度器）也做了優化和改進。Thread Director的基本機制是通過ACPI CPPC2定義的Hardware Feedback Interface（HFI）完成工作；對應的調度參考信息由SoC控制器形成HFI表格，向上提供給操作系統，實時指導scheduler做跨不同核心的調度工作。

不同PC OEM廠商為筆記本設定的不同性能或電源模式，就是通過Intel的平臺軟件層（Dynamic Tuning Technology，構建于微軟的Processor Power Management框架之上），去通知SoC電源管理邏輯——SoC電源管理再與Thread Director配合，并面向操作系統scheduler提供hint，最終執行調度。

受限于篇幅，本文不對更新后的Thread Director做展開：Intel的宣傳點大致包括不同核心間的高度并行實現；優化負載分類模型——可以給到操作系統更準確的參考；基于OEM預設電源模式和更多信息來調整給到操作系統的反饋表；

“擴大‘繁忙’用例的覆蓋范圍”——也就是Thread Director會在更多場景下給出調度參考；以及“操作系統隔離區”（OS containment zones）——操作系統可以限定特定負載跑在特定核心組——比如據說“混合”zone之下，游戲場景負載集中分配在E-core與P-core，甚至相較“不分區”有助于實現更低功耗下的更高性能。

值得一提的是，據說這次Intel在平臺軟件層面給出了“智能自動切換”特性，在Windows的平衡性能模式下，可以“自動根據工作負載切換到定義好的性能模式”，令設備處在閑置狀態時更省電、需要性能時達成更強的性能釋放。Intel給出的數據是，平衡模式下，采用智能自動切換，能實現UL Procyon Office和Cinebench 2024單線程性能測試19%的成績提升。

這應該也是很多Windows用戶期望看到的：具體實踐估計還要看OEM廠商的決策。

iGPU：Intel有史以來最大核顯，多幀生成也來了

iGPU核顯是我們看來Panther Lake升級的最大亮點：尤其12 Xe3核心版的Panther Lake，達成了Windows PC處理器之中，除Strix Halo這種相對難買、價格還賊高的產品之外的最強核顯：相比Lunar Lake提升超過50%的圖形性能；能效方面，相比Arrow Lake-H的“每瓦圖形性能”提升超過40%。

雖然>50%的性能提升在后半程也需要靠功耗來換——達成極致游戲性能大約會成為考驗OEM廠商做散熱與供電的一部分，但這部分提升在Windows PC核顯領域也絕對堪稱驚艷。

去年我們體驗過Lunar Lake筆記本，Lunar Lake所用的8個Xe2核心達成大約4200分的3DMark Time Spy圖形分——我們說要玩當代3A游戲中畫質完全可行，玩多年前3A游戲畫質全開也沒壓力……

若Intel所說Panther Lake核顯性能提升50%為真，則其圖形渲染性能應該就已經追上筆記本GeForce RTX 3050獨顯了——真正的核顯玩3A不是夢。

實際游戲測試中，同樣限定17W TDP，12 Xe3（Panther Lake）相較8 Xe2（酷睿Ultra 7 258V）在部分3A及網游中的幀數提升如上圖——注意所有游戲皆為1080p中畫質。

前一陣有傳言說Intel砍掉了Arc顯卡業務部門，從Panther Lake的iGPU堆料，以及Intel在媒體會上順帶提了句下一代Arc獨顯會采用Xe3P架構來看，Intel做顯卡的決心還是在的。

就是不知道未來12 Xe3核心版Panther Lake的筆記本售價幾何，考慮到iGPU這么大的占地面積，Intel也說是自己“有史以來性能最強、die size最大的iGPU”……這兩年PC平臺卷核顯的競爭態勢還真是一點沒放松。老黃表示很受傷…

這一代Xe3在架構設計上更多考慮了可擴展性，所以才在設計層面推出了4核與12核兩種規格，不知道未來會不會有其他Xe核心數目的SKU（也可能通過binning來達成核心屏蔽）。4核版與12核版的高抽象層級框圖如上圖所示。

從這兩張框圖可見，Xe render slice渲染切片單元的構成是比較靈活的——4核版的Xe3核顯每個render slice有2個Xe3核心，2個RTU光線追蹤單元，以及其他固定共享圖形單元。所以核顯總共4個Xe3核心，配套總體4MB L2 cache。

而12 Xe3 iGPU的每個render slice擴展到了6個Xe3核心——上代Xe2的單個render slice可容納最多4個Xe核心。實現了iGPU核顯共12個Xe3核心；配套更多的RTU光追單元，更多的像素后端、幾何管線、采樣器，以及總體共享的16MB L2 cache。

看單個Xe3核心內部，每個Xe3核心內有8個512位的矢量引擎，8個2048位的XMX矩陣擴展引擎——專用于AI加速的部分；L1 cache/SLM容量增加了1/3。

這次的矢量引擎也變寬了，線程數最多增加25%，增加“可變寄存器分配”，整體提升矢量引擎的使用效率和并行數量，同時支持了FP8反量化。

XMX矩陣擴展方面，每個XMX支持的單周期操作數分別為TF32 1024、FP16/BF16 2048、INT8 4096、INT4/INT2 8192——對峰值算力數字感興趣的讀者可以去查一查Xe2的對應數據，相比上代的理論性能提升幅度應該是不小的。

頂配12個Xe3核心之中XMX所能達成的最高INT8算力為120 TOPS，也就是很多人關心AI PC的算力組成部分所在。

Intel還強調了RTU光線追蹤單元的加強，“支持異步光線追蹤的動態光線管理”，“通過更好的調度機制，在擁塞即將到來時降低光線分發頻率，提升光線追蹤負載性能。”以及在固定功能管線部分，采用新的URB（Unified Return Buffer，用于線程或固定功能單元的數據傳輸）管理器——支持僅部分URB傳輸同步，“幫助最高支持2倍異向性過濾”以及“模板測試速率最高提升2倍”。

以上是相較于上代Xe2，本代Xe3在部分micro-benchmark中的性能提升。“后端部分由于Xe3保持同樣的硬件資源，定點速率、顏色混合這類性能基本保持不變”；“在主要相關運算單元的GEMM、FP32/INT32速率測試中，性能提升約1.5倍，源于更大的render slice設計”；

“微架構層面的新特性引入，則幫助我們實現了在如射線三角形焦點、濾波、網格體渲染、分散讀取方面的2倍性能提升；對一些關鍵單元的特殊優化，則讓高寄存器壓力著色器和深度寫入測試拿到了更大幅度的提升。”

圖形特性支持上，現在不得不談的一定少不了AI：尤其基于AI的超分、幀生成，乃至多幀生成。無論你是否喜歡DLSS/XeSS這類技術，是否認可AI生成而非渲染的像素與幀，它們都實打實地提升了游戲靜態清晰度與動態流暢度，而且正成為圖形學事實上的標準。

關注XeSS技術的讀者應該知道，XeSS2在超分（XeSS-SR）之外，也新增了幀生成（XeSS-FG）核低延遲（XeLL）配套技術，雖然游戲生態建設進度還不及綠廠，但作為一種開放技術，實則我們已經能在很多游戲里看到XeSS選項，至少超分特性已經有了。

這次隨Panther Lake及Xe3新核顯的發布，Intel也開推了XeSS-MFG多幀生成——也算是意料之中：即在渲染的幀之間生成、插入不止1幀，倍增游戲幀率，簡單流程如上圖所示。媒體會上Intel并未談到有關XeSS-MFG的實現細節及生態構建情況（如預期加入支持的游戲），或許未來的Arc獨顯發布會上有機會聽到更多相關XeSS-MFG的信息。

Xe媒體和顯示引擎部分在此也多提一句：新增10bit AV1、AVC和索尼XAVC格式的支持，顯示引擎開始支持eDP 1.5標準；據說在效率上，兩者也做了升級——雖然實際上媒體和顯示引擎并不在圖形模塊（GPU Tile）上。

AI PC還在延續：NPU瘦身，將來走向Agentic AI

最后不得不提的當然就是AI PC的話題了。Intel這些年推AI PC始終在堅持XPU驅動的AI能力，即CPU、GPU、NPU都出力，借助Intel的OpenVINO實現多處理器的AI推理協同。

從XPU的角度來看，除了前文已經提到Xe3 iGPU的XMX引擎能帶來120TOPS的INT8算力，CPU部分提供10TOPS算力，還有專用加速單元NPU的AI算力保持與Lunar Lake的基本一致為50TOPS——所以最高配Panther Lake所能提供的AI算力為180TOPS。

相關Panther Lake換新的NPU 5這里做個簡單介紹：新版NPU的核心設計理念應該是die size的縮減或面積效益的提升。不僅在Intel 18A工藝帶來的器件微縮，還在于NPU 5整體增大了神經計算引擎（Neural Compute Engine）及其中的MAC乘加矩陣——單個引擎算力翻倍；

但單個切片中的神經計算引擎數量縮減到了3個（12K MAC, 4.5MB Scratchpad RAM, 6 SHAVE DSP, 256KB L2 cache），“有效提升運算效率、提升die size利用率”，總體實現了單位面積內TOPS性能>40%的提升。所以在與Lunar Lake保持相似INT8算力（50TOPS vs 48TOPS）的前提下，NPU的占地面積應該是有了大幅縮減的——估計也考慮對沖因iGPU增大帶來的成本增加。

另外還有一些更具針對性的優化，比如最新激活函數的支持、原生FP8/INT8運算支持等，在“部分主流AI負載，尤其LLM中帶來更好的用戶體驗”。

這部分最后值得一提的是，Intel在媒體會上也特別說到未來期望“通過軟件創新，賦能不同級別的AI智能體應用”——大致意思應該是對現在流行的、結合不同agent及具備深度思考能力的Agentic AI的本地推理支持。大約這也能在AI模型進化的加持下，帶來更好的、更有實際價值的AI PC體驗。

最后的最后，如果讓我們給Panther Lake劃個重點，那么首先必然是Intel 18A工藝的應用：GAAFET晶體管及背面供電技術的真正大規模商用，若能如預期般達成在明年初的交付，無疑很快，我們每個人都能借助PC享受到最新的半導體尖端制造工藝；另外對18A工藝器件關鍵物理參數感興趣的讀者，也應當關注一下傳說進入了埃米時代的這個新節點，及其與競品2nm節點的對比。

其次是Panther Lake在iGPU核顯規格上的堆料，最高配12個Xe3核心，令Panther Lake成為真正意義上的“大核顯”。它對Intel持續推廣自家的GPU生態有價值，同時也讓輕薄本和全能本有機會具備更出色的圖形與AI性能。這也是相當一顆賽艇的。

最后，單純就已掌握的信息來看，CPU部分大概率是一次架構改良，或許不會帶來飛躍式的性能與能效進步。不過有關CPU，我們更好奇的還是在于Panther Lake 4c版能否延續Lunar Lake的續航佳績，畢竟它去掉了片上DRAM設計與PMIC電源管理方案：而更先進的制造工藝、微架構改良足夠抵消它們帶來的影響嗎？這也是個很值得觀察的問題。